Учебные задания

Запустить среду МS10. Открыть файл 33.4.ms10 или собрать на рабочем поле среды MS10 схему для испытания универсального регистра сдвига (рис. 3.4) и установить в диалоговых окнах компонентов их параметры или режимы работы. Ско

Рис. 13.4

I zUvOT8nMS7dVCg1x07VQUiguScxLSczJz0u1VapMLVayt+PlAgAAAP//AwBQSwMEFAAGAAgAAAAh AJyBvVvCAAAA2wAAAA8AAABkcnMvZG93bnJldi54bWxET01rAjEQvRf8D2GEXkqd1VKxW6OIUBAR Qa20x2Ez3d26mSxJ1O2/N4eCx8f7ns4726gL+1A70TAcZKBYCmdqKTV8Hj6eJ6BCJDHUOGENfxxg Pus9TCk37io7vuxjqVKIhJw0VDG2OWIoKrYUBq5lSdyP85Zigr5E4+mawm2Doywbo6VaUkNFLS8r Lk77s9Ww2rx84SZ7OzaT43bkd7/4/bRGrR/73eIdVOQu3sX/7pXR8JrWpy/pB+DsBgAA//8DAFBL AQItABQABgAIAAAAIQAEqzleAAEAAOYBAAATAAAAAAAAAAAAAAAAAAAAAABbQ29udGVudF9UeXBl c10ueG1sUEsBAi0AFAAGAAgAAAAhAAjDGKTUAAAAkwEAAAsAAAAAAAAAAAAAAAAAMQEAAF9yZWxz Ly5yZWxzUEsBAi0AFAAGAAgAAAAhADMvBZ5BAAAAOQAAABIAAAAAAAAAAAAAAAAALgIAAGRycy9w aWN0dXJleG1sLnhtbFBLAQItABQABgAIAAAAIQCcgb1bwgAAANsAAAAPAAAAAAAAAAAAAAAAAJ8C AABkcnMvZG93bnJldi54bWxQSwUGAAAAAAQABAD3AAAAjgMAAAAA ">
пировать схему (рис. 3.4) на страницу отчёта.

Универсальный 4-разрядныйрегистр сдвига 74НС194N_4V (отечественные аналоги-микросхемы К230ИР2, КМ155ИР1, К176ИР3) способен сдвигать ин­формацию и вправо, и влево, возможна как параллельная, так и последовательная запись данных. Регистр имеет парал­лельные входы (А, В, С, D), параллельные выходы (QA, QB, QC, QD), последовательные входы (SR, SL), цепь прямой очистки регистра по входу и управляющие входы (S0 и S1) – входы задания режима:

• S0 = 1, S1 = 1 – запись данных в регистр по входам А, В, С, D;

• S0 = 1, S1 = 0 – сдвиг данных влево в направлении от QА к QD;

• S0 = 0, S1 = 1 – сдвиг данных вправо в направлении от QD к QА;

• S0 = 0, S1 = 0 – входы регистра недоступны (блокировка).

Задание 1..(для четных вариантов) Составить план исследования параллельного регистра сдвига, заполнив ячейки памяти генератора слова XWG1 на основе правил функционирования регистра 74НС194_4V, отражённых в табл. 13.1.

Т а б л и ц а 13.1

Входы

Выходы

Сброс

Старт

Режим

Послед.вход

Параллельный вход

S0

S1

SR

SL

А

В

C

D

QA

QB

QC

QD

х

х

х

х

х

х

х

х

х

х

х

х

х

х

х

х

х

QА0

QВ0

QС0

QD0

­

х

х

А

В

C

D

А

В

C

D

­

х

х

х

х

х

QА п

QВ п

QС п

­

x

х

х

х

х

QА п

QВ п

QС п

­

х

х

х

х

х

QВ п

QС п

QD п

­

x

х

х

х

х

QВ п

QС п

QD п

х

х

х

х

х

х

х

QА0

QВ0

QС0

QD0

Примечание. 0 – низкий уровень; 1 – высокий уровень; х – любое состояние;­ - по­ложительный перепад (с низкого уровня на высокий); QА0, QB0, QС0, QD0 – стационарные уровни А, В, С, D до установки указанных состояний на входах; QА п, QВ п, QС п, QD п – соответственно уровниА, В, С, D перед началом прохождения фронта самого последнего тактового импульса.

Запустить программу моделирования параллельного регистра, скопировать в отчёт программу (см. рис. 13,5) и временные диаграммы сигналов на входах и выходах регистра (см. рис. 13.6).

Ввод (запись) и вывод (считывание) информации производится параллель­ным кодом. Ввод обеспечивается тактовым импульсом, с приходом очередного тактового импульса записанная информация обновляется. Считывание информации происходит в прямом коде в интервале между синхроимпульсами, когда триггеры находятся в режиме хранения.

Руководствуясь схемой соединения генератора XWG1 с регистром (см. рис. 13.4), при записи чисел в ячейки памяти генератора в младший разряд 9-разрядных чисел нужно заносить значение сигнала : логический 0 для очистки регистра или логическая 1 - разрешение записи числа, сдвига данных и др.; в следующие два разряда – значения (1 или 0) сигналов S0 и S1, определяющих режим работы регистра; в два следующих - вводить значения сигналов SR и SL, определяющих направление сдвига записанной информации в направлении от QА к QB, QC, а затем к QD после каждого положительного перепада импульса на тактовом входе или наоборот от QD к QА. В старшие разряды нужно занести про­извольные (или по указанию преподавателя) значения 4-раз­ряд­ных чисел DCBA, которые передаются на соответствующие выходы.

В качестве примерана рис. 13.5приведеназапись 9-разрядных кодовых комбинацийв 15 ячеек памяти генератора XWG1, а на рис. 33.6 – реализация программы моделирования параллельного регистра в виде вре­менных диаграмм сигналов (выводимых в окне анализатора XLA1) на его входах и выходах при шаговом (Step) режиме работы генератора XWG 1.

I zUvOT8nMS7dVCg1x07VQUiguScxLSczJz0u1VapMLVayt+PlAgAAAP//AwBQSwMEFAAGAAgAAAAh APycIzvFAAAA2wAAAA8AAABkcnMvZG93bnJldi54bWxEj0+LwjAUxO8LfofwBC+iqVJKrUYRYcHD HtY/IN6ezTMtNi+lyWr3228WFvY4zMxvmNWmt414Uudrxwpm0wQEcel0zUbB+fQ+yUH4gKyxcUwK vsnDZj14W2Gh3YsP9DwGIyKEfYEKqhDaQkpfVmTRT11LHL276yyGKDsjdYevCLeNnCdJJi3WHBcq bGlXUfk4flkF9rbIx/khXZhtefn4zEw7T8dXpUbDfrsEEagP/+G/9l4rSDP4/RJ/gFz/AAAA//8D AFBLAQItABQABgAIAAAAIQAEqzleAAEAAOYBAAATAAAAAAAAAAAAAAAAAAAAAABbQ29udGVudF9U eXBlc10ueG1sUEsBAi0AFAAGAAgAAAAhAAjDGKTUAAAAkwEAAAsAAAAAAAAAAAAAAAAAMQEAAF9y ZWxzLy5yZWxzUEsBAi0AFAAGAAgAAAAhADMvBZ5BAAAAOQAAABIAAAAAAAAAAAAAAAAALgIAAGRy cy9waWN0dXJleG1sLnhtbFBLAQItABQABgAIAAAAIQD8nCM7xQAAANsAAAAPAAAAAAAAAAAAAAAA AJ8CAABkcnMvZG93bnJldi54bWxQSwUGAAAAAAQABAD3AAAAkQMAAAAA ">

Рис. 13.5

На первом шаге (первом такте работы генератора и регистра) при подаче сигнала = 0 (см. первую стро­ку табл. 13.1 и рис. 13.6), на всех входах и выходах регистра установились нулевые значения. На втором шаге при = 1, SR = 0, SL = 0 (разрешение записи числа в регистр), S0 = 1 и S1 = 1 (запрещение сдвига данных во время синхронной параллельной записи числа в регистр, см. третью строку табл. 13.1) происходит загрузка 4-раз­рядного двоичного числа DСВА = 0001 в регистр.

При задании направления сдвига данных влево (S0 = 1 и S1 = 0, такт или шаг 3) сигнал 0001 выводится на выходы: QD = 0, QC = 0, QB = 0 и QA = 1. С приходом очередного тактового импульса (шаги 4, 5 и 6) происходит перезапись (сдвиг) содержимого триггера каждого разряда в соседний разряд (от разряда А к разряду D) без изменения поря­дка следования единиц и нулей. По окончании шестого тактового импульса на выходе устанавливается число 1000 (см. рис. 13.6). Если выполнить ещё один шаг при S0 = 1 и S1 = 0, то занесенная в регистр информация будет полностью из не­го выведена. Если при работе регистра в режиме сдвига влево (см. шаги 3, …, 6 на рис. 13.6) в ячейки памяти генератора внести SL = 1, то сигнал 1 будет формироваться на выходе QA и сдвигаться влево от QA к QD при каждом тактовом импульсе. В результате, после шестого импульса на выходе, ус

Рис. 13.6

I zUvOT8nMS7dVCg1x07VQUiguScxLSczJz0u1VapMLVayt+PlAgAAAP//AwBQSwMEFAAGAAgAAAAh AOzIaeTCAAAA2wAAAA8AAABkcnMvZG93bnJldi54bWxEj9GKwjAURN8X9h/CXdi3NVWqSDWKCOI+ LIjVD7g016bY3NQkW7t/vxEEH4eZOcMs14NtRU8+NI4VjEcZCOLK6YZrBefT7msOIkRkja1jUvBH Adar97clFtrd+Uh9GWuRIBwKVGBi7AopQ2XIYhi5jjh5F+ctxiR9LbXHe4LbVk6ybCYtNpwWDHa0 NVRdy1+roN9ffVYeb7Tvfg5T4zZ5e9a5Up8fw2YBItIQX+Fn+1sryHN4fEk/QK7+AQAA//8DAFBL AQItABQABgAIAAAAIQAEqzleAAEAAOYBAAATAAAAAAAAAAAAAAAAAAAAAABbQ29udGVudF9UeXBl c10ueG1sUEsBAi0AFAAGAAgAAAAhAAjDGKTUAAAAkwEAAAsAAAAAAAAAAAAAAAAAMQEAAF9yZWxz Ly5yZWxzUEsBAi0AFAAGAAgAAAAhADMvBZ5BAAAAOQAAABIAAAAAAAAAAAAAAAAALgIAAGRycy9w aWN0dXJleG1sLnhtbFBLAQItABQABgAIAAAAIQDsyGnkwgAAANsAAAAPAAAAAAAAAAAAAAAAAJ8C AABkcnMvZG93bnJldi54bWxQSwUGAAAAAAQABAD3AAAAjgMAAAAA ">
тановится сигнал 1111.

Режим блокировки реализуется при подаче на оба управляющих входа сигналов низкого уровня, т. е. S0 = S1 = 0 при = 1 (см. шаг 7 и шаг 11 на рис. 13.6). В режиме блокировки данные в регистре не сдвигаются ни вправо, ни влево, а остаются на своих прежних позициях. При установке сигналов S0 = 0 и S1 = 1 с приходом 8, 9 и 10 тактовых импульсов происходит сдвиг сигнала 1000 вправо и его полный вывод из регистра. Если при работе регистра в режиме сдвига вправо (см. шаги 8, …, 10, на рис. 13,6) в ячейки памяти генератора внести SR = 1, то сигнал 1 будет формироваться на выходе QD и сдвигаться вправо от QD к QA при каждом тактовом импульсе. И, как следствие, после десятого импульса на выходе установится сигнал 1111.

При установке S0 = S1 = 0 с приходом 11-го импульса происходит блокировка выходов, на следующем шаге выполняется параллельная запись числа DCBA = 1010 в регистр, далее сдвиг данных влево и т. д.

Задание 2. (для нечетных вариантов) Открыть файл 33.7.ms10 или собрать на рабочем поле среды MS10 схему для испытания последовательного регистра сдвига (рис. 13.7) и установить в диалоговых окнах компонентов их параметры или режимы работы. Скопировать схему (рис. 13.7) в отчёт.

I zUvOT8nMS7dVCg1x07VQUiguScxLSczJz0u1VapMLVayt+PlAgAAAP//AwBQSwMEFAAGAAgAAAAh AEHkYMHCAAAA2wAAAA8AAABkcnMvZG93bnJldi54bWxET89rwjAUvg/2P4Q32GVourkNrUYZwpgX YXVevD2bZ1NsXkqS2vrfm4Ow48f3e7EabCMu5EPtWMHrOANBXDpdc6Vg//c9moIIEVlj45gUXCnA avn4sMBcu54LuuxiJVIIhxwVmBjbXMpQGrIYxq4lTtzJeYsxQV9J7bFP4baRb1n2KS3WnBoMtrQ2 VJ53nVUwy8zv9qdb9++de/GFn33UR31Q6vlp+JqDiDTEf/HdvdEKJmls+pJ+gFzeAAAA//8DAFBL AQItABQABgAIAAAAIQAEqzleAAEAAOYBAAATAAAAAAAAAAAAAAAAAAAAAABbQ29udGVudF9UeXBl c10ueG1sUEsBAi0AFAAGAAgAAAAhAAjDGKTUAAAAkwEAAAsAAAAAAAAAAAAAAAAAMQEAAF9yZWxz Ly5yZWxzUEsBAi0AFAAGAAgAAAAhADMvBZ5BAAAAOQAAABIAAAAAAAAAAAAAAAAALgIAAGRycy9w aWN0dXJleG1sLnhtbFBLAQItABQABgAIAAAAIQBB5GDBwgAAANsAAAAPAAAAAAAAAAAAAAAAAJ8C AABkcnMvZG93bnJldi54bWxQSwUGAAAAAAQABAD3AAAAjgMAAAAA ">

Рис. 13.7

Рис. 13.8

I zUvOT8nMS7dVCg1x07VQUiguScxLSczJz0u1VapMLVayt+PlAgAAAP//AwBQSwMEFAAGAAgAAAAh ADsUEkPEAAAA2wAAAA8AAABkcnMvZG93bnJldi54bWxEj0FrwkAQhe9C/8Myhd500wpBUtdQGoSC p1rR6zQ7JrHZ2bi7JtFf3y0UPD7evO/NW+ajaUVPzjeWFTzPEhDEpdUNVwp2X+vpAoQPyBpby6Tg Sh7y1cNkiZm2A39Svw2ViBD2GSqoQ+gyKX1Zk0E/sx1x9I7WGQxRukpqh0OEm1a+JEkqDTYcG2rs 6L2m8md7MfGN0/CNBRcbl55vVThYuTnse6WeHse3VxCBxnA//k9/aAXzFP62RADI1S8AAAD//wMA UEsBAi0AFAAGAAgAAAAhAASrOV4AAQAA5gEAABMAAAAAAAAAAAAAAAAAAAAAAFtDb250ZW50X1R5 cGVzXS54bWxQSwECLQAUAAYACAAAACEACMMYpNQAAACTAQAACwAAAAAAAAAAAAAAAAAxAQAAX3Jl bHMvLnJlbHNQSwECLQAUAAYACAAAACEAMy8FnkEAAAA5AAAAEgAAAAAAAAAAAAAAAAAuAgAAZHJz L3BpY3R1cmV4bWwueG1sUEsBAi0AFAAGAAgAAAAhADsUEkPEAAAA2wAAAA8AAAAAAAAAAAAAAAAA nwIAAGRycy9kb3ducmV2LnhtbFBLBQYAAAAABAAEAPcAAACQAwAAAAA= ">
Чтобы микросхема 74HC194N_4V работала в качестве последовательного регистра сдвига влево, нужно подать на управляющий вход S0 высокий уровень напряжения, а на вход S1 – низкий уровень, т. е. установить S0 = 1 и S1 = 0, и подавать в последовательной форме на вход SR данные, например, 1, 0, 1 и 0, которые записываются в разряд А и передаются на выход QA (рис. 13.8). Регистр последовательно сдвигает влево эти сигналы от QA к QD, на выходе QD они теряются (см. шаги 3, …, 9 на рис. 13.8).

При установке S1 = 0 и S1 = 1 и подаче на вход SL данных в последовательной форме, например, 1, 0, 0 и 1, которые записываются в разряд D (и передаются на выход QD), микросхема работает в режиме последовательного регистра сдвига вправо (без кольцевого перемещения данных): сигналы 1, 0, 0 и 1 сдвигаются по направлению к разряду А, на выходе QA они теряются (см. шаги 3, …, 9, рис. 13.9).

Составить план исследования последовательного регистра 74НС194_4V, заполнив ячейки памяти генератора XWG1 произвольными (или по заданию преподавателя) 4-разрядными кодовыми комбинациями, вводимыми последовательно сперва в регистр А, а затем в регистр D.

Рис.13.9

I zUvOT8nMS7dVCg1x07VQUiguScxLSczJz0u1VapMLVayt+PlAgAAAP//AwBQSwMEFAAGAAgAAAAh AJzJXHPDAAAA2wAAAA8AAABkcnMvZG93bnJldi54bWxEj0FrwkAUhO8F/8PyhN6ajYa2krqKKEJP gSQVPD6yr0kw+zZk1xj/fVcQehxm5htmvZ1MJ0YaXGtZwSKKQRBXVrdcK/gpj28rEM4ja+wsk4I7 OdhuZi9rTLW9cU5j4WsRIOxSVNB436dSuqohgy6yPXHwfu1g0Ac51FIPeAtw08llHH9Igy2HhQZ7 2jdUXYqrUTDKw/vKXbLP5XksT5jkRaaru1Kv82n3BcLT5P/Dz/a3VpAk8PgSfoDc/AEAAP//AwBQ SwECLQAUAAYACAAAACEABKs5XgABAADmAQAAEwAAAAAAAAAAAAAAAAAAAAAAW0NvbnRlbnRfVHlw ZXNdLnhtbFBLAQItABQABgAIAAAAIQAIwxik1AAAAJMBAAALAAAAAAAAAAAAAAAAADEBAABfcmVs cy8ucmVsc1BLAQItABQABgAIAAAAIQAzLwWeQQAAADkAAAASAAAAAAAAAAAAAAAAAC4CAABkcnMv cGljdHVyZXhtbC54bWxQSwECLQAUAAYACAAAACEAnMlcc8MAAADbAAAADwAAAAAAAAAAAAAAAACf AgAAZHJzL2Rvd25yZXYueG1sUEsFBgAAAAAEAAQA9wAAAI8DAAAAAA== ">
Запустить программу моделирования последовательного регистра, ско­­пировать в отчёт временные диаграммы сигналов на входах и выходах регистра при сдвиге данных влево (см. рис. 13.8) и вправо (см. рис. 13.9).