Дешифраторы

Дешифратором называют логическую схему, которая преобразует код числа, поступающего на его входы, в управляющий сигнал только на одном из его выходов. Другими словами, дешифратор представляет собой совокупность схем совпадений, формирующих управляющий (рабочий) сигнал на одном из выходов, в то время как на остальных вы­ходах управляющий сигнал отсутствует.

Иногда дешифраторы называют также избирательными схемами. При дешифрации N-разрядного двоичного кода и реализации всех ком­бинаций этого кода число выходов дешифратора К. будет равно 2^N. Число входов дешифратора п_д зависит от вида подачи входного числа в однофазной или парафазной форме и определяется как п_Д = N – при однофазном входном коде; п_Д = 2N – при парафазном входном коде.

По способу организации преобразования входного кода дешифра­торы подразделяют на прямоугольные (матричные), пирамидальные и ступенчатые (каскадные) — двухкаскадные и многокаскадные.

Схемы дешифраторов выполняют на диодах, феррит-транзисторных ячейках, ферритовых сердечниках. Наибольшее распространение получили диодные дешифраторы. В цифровых вычислительных ма­шинах дешифраторы применяются в устройствах управления для рас­шифровки кода операций и выдачи управляющих сигналов для выпол­нения тех или иных операций. В запоминающих устройствах ЦВМ дешифраторы используют для выбора ячеек соответствующих адресов при записи и считывании чисел из ЗУ. Они находят широкое примене­ние в многоканальных преобразователях код – напряжение для переключения входных каналов в определенной заданной последователь­ности и т. д.

На рисунке 6 приведены схемы прямоугольного дешифратора на два входа и четыре выхода. Число, представленное в двоичном коде, записывается в двухраз­рядном регистре (триггеры Т₁ и Т₂).

С единичных выходов триггеров снимаются сигналы Х₁, Х₂, пред­ставляющие прямые значения переменных, а с нулевых выходов триг­геров снимаются сигналы, представляющие собой инверсные значения.Таким образом, с регистра в схему дешифрации поступает парофазный код. Принципиальная схема прямоугольного дешифратора с логическими элементами совпадения на диодах на два входа показа­на на рисунке 6, б. Горизонтальные и вертикальные шины соединяют­ся в определенных местах диодами, которые образуют сетку (матрицу) дешифратора. Резистор R и два диода, подключенные к горизонтально­му проводу, образуют схему совпадения И. Таких схем в сетке четыре.

Рисунок 6 – Схема прямоугольного дешифратора на два входа: a — структурная; б — принципиальная на диодах.

Если Х₁ = 0 и Х₂ = 0 – это означает, что триггеры регистра находятся в положении, при котором высокий потенциал будет на нуле­вом выходе, триггеров. В этом случае диоды, связанные с верхней гори­зонтальной шиной дешифратора, закрыты и высокий потенциал источ­ника +Е присутствует на шине Y_o. Другие три горизонтальные шины связаны каждая хотя бы с одним диодом, находящимся в открытом со­стоянии. Поэтому на выходных шинах дешифратора Y₁, Y₂, Y₃ в этом случае напряжение будет близко к нулю.

Если Х₁ = 1, а Х₂ = 0, то высокий уровень напряжения будет на выходе дешифратора У₁. При Х₁ = 0, Х₂ = 1 высокий уровень напряжения будет на выходе У₂, а при Х₁ = 1, Х₂ = 1 — на выходе Y₃.

Принцип работы рассмотренного дешифратора можно представить в виде таблицы 1.

По данным этой таблицы можно записать выражения для переключательных функций:

Таблица 1.

Матрица прямоугольного дешифратора в общем случае составляет­ся из 2п вертикальных шин. Прямоугольные дешифраторы целесооб­разно использовать для небольшого числа дешифрируемых величин, так как при большом коли­честве схем совпадения число диодов резко возра­стает и тогда характери­стики прямоугольного дешифратора ухудшаются.

В этом случае целесооб­разно применять ступенча­тые дешифраторы.

Пирамидальный дешиф­ратор состоит из несколь­ких ступеней дешифрируемых слов.

На рисунке 7 приведена структурная схема пира­мидального дешифратора на четыре входа. Этот де­шифратор реализует си­стему переключательных функций. Каждый из 16 сигналов Y_i формируется в три ступени, первая сту­пень составлена из четырех схем совпадения, на вход которых поступают сигна­лы Х₃, X₄ и их инверсные значения. На выхо­де схем совпадения первой ступени возникают четыре сигнала, представляющие собой сочетание .Вторая ступень составлена из восьми схем совпадения И. Эта ступень принимает сигналы от триггера Т₂ и выходные сигналы от первой ступени схем совпадения. Третья ступень составлена из шестнадцати схем совпадения, каждая из которых рассчитана на два входа. Эта ступень принимает сигналы от триггера Т₁ и выходные сиг­налы схем совпадения И второй ступени. На выходе схем совпадения третьей ступени формируются выходные сигналы схемы дешифратора

Рисунок 7 – Схема пирамидального дешифрато­ра на четыре входа.

Многоступенчатые дешифраторы. С точки зрения оборудования этот вид дешифраторов является наиболее экономичным. Принцип построения многоступенчатого дешифратора заключается в том, что дешифруемое слово разбивается на две группы. Затем каждая из этих двух групп разбивается также на две группы и так до тех пор, пока в каждой группе останется не более трех или двух переменных.

Структурная схема многоступенчатого дешифратора на десять вхо­дов приведена на рисунке 8. На схеме диодные матрицы изображены в виде квадратов с числом, показывающим количество выходных шин матрицы (на схеме для каждой матрицы показана только одна выходная шина).

Первую ступень дешифратора составляют четыре диодные матрицы с двумя или тремя входами и соответственно с четырьмя или восемью выходами.

Рисунок 8 – Схема многоступенчатого дешифратора, на десять входов.

Вторую ступень дешифратора составляют две матрицы, каждая из которых имеет 32 выхода.

Третья ступень дешифратора содержит одну матрицу на 1024 вы­хода.

При построении диодных дешифраторов основным фактором в вы­боре схемы является экономия диодов. Поэтому наибольшее распро­странение получили многоступенчатые дешифраторы.