Полный одноразрядный сумматор двоичных чисел, принципы работы

Полный одноразрядный двоичный сумматор (SM) имеет три входа: a, b — для двух слагаемых и p — для переноса из предыдущего (более младшего) разряда и два выхода: S — сумма, P — перенос в следующий (более старший) разряд.

6.19.принцип работы многоразрядного сумматора двоичных чисел.Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. Многоразрядный двоичный сумматор предназначен для сложения многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров. Триггер- устройство, может запоминать, хранить и считывать информацию в 1 бит. Предназначен для хранения инф в ОП и внутренних регистрах процессора.