Сумматоры
Сумматор является основным узлом арифметического устройства ЭВМ и предназначается для выполнения операции арифметического суммирования двух чисел с фиксированной запятой. В дальнейшем будем считать, что все числа, поступающие на входы сумматора, меньше единицы, т.е. запятая фиксированна между знаковым разрядом и остальными. Слагаемые и сумму будем обозначать соответственно буквами A, B и S, где A=amam-1…ai…a1; B=bmbm-1…bi…b1; S=smsm-1…si…s1.
Классификация сумматоров.
1. В зависимости от основания системы счисления и принятой системы кодирования различают двоичные, троичные, десятичные, двоично-десятичные и др. сумматоры.
2. По способу организации процесса суммирования различают сумматоры комбинационного и накапливающего типов. Сумматор комбинационного типа – это логическое устройство, обеспечивающее получение сигналов суммы и переноса при одновременной подаче кодов слагаемых. При снятии сигналов хотя бы одного слагаемого, значение суммы на выходе комбинационной схемы исчезает, т.к. такой сумматор не имеет памяти.
|
|
Сумматор накапливающего типа строится на основе триггеров. Исходные числа (слагаемые), поданные на вход сумматора одно за другим, накапливаются в сумматоре в виде суммы и сохраняются там и после прекращения подачи входных сигналов.
3. По способу обработки многоразрядных чисел различают сумматоры последовательного, параллельного и параллельно-последовательного действия.
В последовательном сумматоре производится поразрядная обработка слагаемых А и В. Пары разрядов аi и вi этих чисел поступают в сумматор последовательно от младших разрядов к старшим.
В параллельном сумматоре числа А и В поступают одно за другим или одновременно и поэтому обработка всех разрядов слагаемых производится одновременно.
В параллельно-последовательном сумматоре все числа разбиваются на a групп по b разрядов в каждой группе. Внутри группы числа суммируются параллельно, а сами группы разрядов подаются на входы сумматора последовательно.
4. По способу организации цепей переноса различают многоразрядные сумматоры с последовательным, сквозным, групповым и одновременным переносами.
Перейдем к рассмотрению схем двоичных сумматоров.
Одноразрядный сумматор принято обозначать на схемах в следующем виде:
Сумматор SM служит для образования выходного сигнала Si суммы по сигналам трех цифр аi, вi и Pi i –ого разряда и формирования сигнала переноса Pi+1 в следующий старший разряд.