Цифровые автоматы

В цифровых автоматах набор выходных сигналов Y (y ₁, y ₂,..., y _m) зависит не только от набора входных сигналов X (x ₁, x ₂,..., x _n), но и от внутреннего состояния Q (q ₁, q ₂,..., q _k) данного устройства. Цифровые автоматы имеют память, фиксирующую состояния автомата. Наборы переменных X, Y и Q называются соответственно входным, выходным и внутренним алфавитами. Обычно значения этих алфавитов разделяют по временным интервалам t = 0,1,2,..., называемым тактами. В течение такта состояния всех трех алфавитов сохраняются неизменными.

Закон функционирования цифрового автомата однозначно определен, если установлены связи во времени между его алфавитами. С этой целью обычно задают в виде таблицы или в аналитической форме функции переходов и выходов

Q _t+1 = j (Q _t, X _t);

Y _t= y (Q _t, X _t),

которые определяют соответственно состояния автомата Q_{t +1} и выходного слова Y _t от состояния автомата Q _t и входного слова X _t. При этом должно быть указано начальное состояние автомата Q₀.

Автомат, для которого выходное слово Y _t в такте t зависит только от состояния автомата Q _t в этом такте и не зависит от входного слова X _t, называется автоматом Мура. Для него функция, выходов имеет вид Y _t= y (Q _t).

При построении устройств компьютеров, являющихся цифровыми автоматами, наряду с комбинационными логическими элементами применяются элементы памяти, в качестве которых используются элементарные автоматы Мура с двумя устойчивыми состояниями, обладающие полными системами выходов и переходов. Причем автомат Мура имеет полную систему выходов в том случае, если для каждого его состояния выходные сигналы различны, и полную систему переходов в том случае, если для любых состояний автомата всегда имеется входной сигнал, который переводит автомат из одного состояния в другое.

Рассмотрим проектирование цифрового автомата на примере запоминающего устройства – триггера.

Триггер определяется как элементарный цифровой автомат, имеющий два устойчивых состояния равновесия (0 и 1). Под действием соответствующего входного сигнала триггер переходит из одного состояния в противоположное состояние, при этом скачкообразно изменяется уровень его выходного сигнала. Обычно в триггерах имеются два выхода: прямой, или единичный, выход Q и инверсный, или нулевой, выход .

Для установки триггера в то или иное состояние имеются соответствующие входы: R (от слова Reset – сброс) – для сброса в 0, S (от слова Set – установка) – для установки в 1. При R=S=0 триггер сохраняет состояние, в котором он находился до прихода нулевых сигналов. При R = 1 и S = 0 триггер устанавливается в 0, а при R=0 и S=1 – в 1. Состояние, при котором R=S=1, недопустимо, так как после прекращения сигналов (R=S=0) триггер может установиться в любое состояние.

Условия работы триггера могут быть показаны в виде таблицы пере­ходов (табл. 1.2.6), представляющей собой модификацию таблицы истинности. Наи­более простой вид она имеет для автомата, описываемого системой урав­нений автомата Мура.

Табл. 1.2.6. Таблица переходов для триггера

Входы	Состояние	Режим
R	S	Qt	Qt+1	Qt	Qt+1
						Хранение
						Установка 0
						Установка 1
		-	-	-	-	Запрещенное состояние

Содержание таблицы расшифровывается следующим образом. Эле­мент памяти может сохранять значение Q_t=0 или Q_t=1 в зависимости от ранее установленного состояния. При отсутствии вход­ных сигналов на входах R и S (R=0 и S=0) значения Q_t+1 первой строке таблицы в точности повторяют значения Q_t. При поступлении сигнала R=1 элемент памяти независимо от сво­его состояния принимает значение, равное нулю, Q_t+1=0. Если же на вход S поступает сигнал установки 1, то Q_t+1=1 неза­висимо от предыдущего состояния Q_t. Одновременное поступление сигналов на входы R и S является запрещенной ситуацией, так как она может привести к непредсказуемому состоянию. В схемах фор­мирования сигналов R и S должны быть предусмотрены блокировки, исключающие их совпадения, S=R=1.

Логическая зависимость, опи­сывающая работу элемента памяти, принимает вид:

Добавление в данное уравнение комбинаций, соответствующих запрещенным ситуациям, т.е.

позволяет еще больше упростить уравнение триггера:

Для реализации полученной зависимости приме­ним правило де Моргана и получим функцию:

.

По данной зависимости можно построить в базисе ИЛИ-НЕ схему элемента памя­ти — асинхронного RS -триггера. В этой схеме следует только соеди­нить выход Q_t+1 с входом Q_t (рис. 1.2.13).

Как видно из рисунка, асинхронный RS -триггер образован из двух комбинационных логических схем ИЛИ-НЕ, соединенных между собой положительными обратными связями, благодаря которым выходной транзистор одной из схем ИЛИ-НЕ находится в закрытом состоянии, а другой – в открытом. При смене состояния триггера функции названных транзисторов меняются.

Рис. 2.13. Асинхронный триггер на элементах ИЛИ-НЕ

Более устойчивую работу обеспечивает двухтактный RS-триггер, состоящий из двух однотактных триггеров. Занесение информации в триггер производится после того, как информация о прежнем его состоянии передана во второй триггер.

В асинхронных RS-триггерах имеется один суще­ственный недостаток, обусловленный самой логикой их построения, т.к. в них сигналы R и S должны быть разнесены во времени. Дополнение этого триггера входом C (от слова Clock – такт), а также комбинационными схемами синхронизации на входе и выходе позволяет получить синхронный RS-триггер.

В основе триггера со счетным входом, называемого Т-триггером (от слова Toggle – переключатель) лежит двухтактный RS-триггер, выходы которого и соединены соответственно с нулевым (R) входом и единичным (S) входом. На выходе Т-триггера формируются сигналы Q с частотой, в два раза меньшей частоты входных счетных импульсов Т.

Функцию временной задержки входного сигнала выполняет D-триггер (от слова Delay – задержка). Применяются только синхронизируемые D-триггеры, причем как однотактные, так и двухтактные. На выходе Q сигналы задерживаются на один период следования сигналов.

Универсальным устройством является JK-триггер (от слов Jerk – внезапное включение и Kill – внезапное выключение). В зависимости от соединения его входов он может, работать как синхронный двухтактный RS-, Т- или D-триггер.

Триггеры широко применяются в схемах компьютера, а также в полупроводниковых запоминающих устройствах.