2015-06-04
332
Регистры параллельных портов процессорной системы были показаны на рис. 3.4, который воспроизведен на рис. 3.13. Как видно из рис. 3. 13, параллельные порты, поддерживающие прерывания, включают два дополнительных регистра с адресами Base+8 и Base+С. Регистр маскирования прерываний, доступный по адресу Base+8, определяет должен или нет формироваться сигнал прерывания, который будет посылаться в процессор Nios II, когда данные, присутствующие на входном порте, изменят величину. Установка бита в 1 разрешит формирование соответствующего прерывания, в то время как установка 0 - запретит его. Параллельный порт содержит регистр захвата фронта, доступный по адресу Base+С. Каждый бит в этом регистре устанавливается в 1, когда соответствующий бит в параллельном порте изменит своё значение с 0 в 1. Выполнение операции записи в этот регистр установит все биты регистра в 0 и снимет соответствующие сигналы прерывания.
Рис. 3.13 – Регистры параллельного порта ввода/вывода
