2015-06-14
393
| Биты | ||||||||||
| $15 ($35) |
| PORTС | ||||||||
| Чтение/Запись |
| |||||||||
| Начальное состояние |
Рис. 56. Схема организации выводов порта C (выводы PC0 - PC7)
WP: Запись PORTC
RL: Чтение фиксатора PORTC
A: Адрес SRAM
SRE: Разрешение внешней SRAM
n: 0 - 7
Порт D
Порт D является 8-разрядным двунаправленным I/O портом и оснащен встроенными нагрузочными резисторами.
Взаимодействие с портом D осуществляется тремя расположенными в пространстве I/O памяти данных регистрами: регистром данных - PORTD, $12($32), регистром направления данных - DDRD, $11($31) и регистром адресов выводов входа - PIND, $10($30). Регистр адресов выводов входа порта D обеспечивает возможность только чтения, регистры данных и направления данных порта D обеспечивают возможность и чтения и записи.
Выходные буферы выводов порта D обеспечивают втекающий ток до 40 мА. Если выводы с PD0 по PD7 используются в качестве входов и внешним сигналом удерживаются на низком уровне, то вытекающий ток обеспечивается подключением нагрузочных резисторов. Выводы порта D могут выполнять, дополнительные к основной, представленные в таблице.
При использовании выводов порта для дополнительных функций, их функционирование определяется установками регистров DDRD и PORTD.
Таблица 30. Дополнительные функции выводов порта D
| Вывод порта | Дополнительная функция |
| PD0 | Вход внешнего прерывания0 - INT0 - (External Interrupt0 Input) |
| PD1 | Вход внешнего прерывания0 - INT1 - (External Interrupt1 Input) |
| PD2 | Вход внешнего прерывания0 - INT2 - (External Interrupt2 Input) |
| PD3 | Вход внешнего прерывания0 - INT3 - (External Interrupt3 Input) |
| PD4 | Вход триггера захвата таймера/счетчика1 - IC1 - (Timer/Counter1 Input Capture Trigger) |
| PD6 | Вход тактового сигнала таймера/счетчика1 - T1 - (Timer/Counter1 Clock Input) |
| PD7 | Вход тактового сигнала таймера/счетчика2 - T2 - (Timer/Counter2 Clock Input) |
