по курсу «Вычислительные системы»
Для студентов групп А-7,8,9-07
Исследовать процесс выполнения на скалярном и векторном процессорах циклического фрагмента программы
DO 10 I =1, N
10 A (I)= F (X (I), Y (I), P (I), Q (I), W (I), Z (I), V (I), L (I), U (I)).
Функция F берется в соответствии с таблицей 4 индивидуального задания, количество итераций N меняется в зависимости от пунктов расчетного задания.
В обоих процессорах использовано одинаковое АЛУ, времена выполнения операций в котором приведены в таблице 1. Память команд и операндов в процессорах разделена. Память команд имеет S модулей, а память операндов – М модулей (для пунктов задания с фиксированным количеством модулей памяти операндов см. таблицу 4).
Таблица 1 - Времена выполнения операций в АЛУ
Операции | Машинные такты |
Сложение Вычитание Умножение Деление Считывание, запись операндов Приращение, проверка условия перехода |
В скалярном процессоре имеется конвейер команд, стадии и времена преобразований команд которого приведены в таблице 2.
|
|
Таблица 2 - Стадии и времена преобразования команд в скалярном процессоре
(подготовительный этап выполнения цикла DO – 2 машинных такта)
Стадии | Машинные такты |
Выборка – В Декодирование – D Преобразование виртуальных адресов в физические – А Считывание операндов – F Выполнение операций – Е | см. таблицу 1 |
В векторном процессоре используется конвейер команд, стадии и времена преобразования векторных команд которого приведены в таблице 3.
Таблица 3 – Стадии и времена преобразования векторных команд
Стадии | Машинные такты |
Выборка – В Проверка на бесконфликтность – Н Выдача команд – K Декодирование – D Подготовка параметров – G Настройка конвейера – L Выполнение операции – Е | см. таблицу 1 |
При выполнении расчетного задания используются процессоры следующей организации.
1. Суперскалярный процессор имеет два конвейера команд, два АЛУ, каждое из которых состоит из автономно работающих сумматора, умножителя и делителя, и одно устройство обращения к памяти, позволяющее выполнять операции записи (считывания) параллельно с работой АЛУ. Имеется узел предсказания переходов, общий файл регистров. Используется память с расслоением, поэтому этапы F, E (считывания/записи) идут с задержкой на 1 такт по отношению друг к другу.