Регистр управления коэффициентом деления частоты кварцевого генератора - XTAL Divide Control Register - XDIV

Регистр выбора страницы Z RAM - The RAM Page Z Select Register - RAMPZ

Регистр RAMPZ используется обычно для определения к какой странице RAM, емкостью 64К, возможно обращение посредством указателя Z. Поскольку микроконтроллеры ATmega603/103 не поддерживают SRAM с объемом свыше 64К, этот регистр используется только для выбора страницы в памяти программ при использовании команды ELPM. Различные установки бита RAMPZ0 оказывают следующий эффект:

Отметим, что на LPM не воздействует установка RAMPZ.

Микроконтроллер ATmega603 не содержит регистра RAMPZ и не имеет команды ELPM. Команда LPM способна перекрыть все пространство памяти программ микроконтроллера ATmega603.

Регистр управления MCU - MCU Control Register - MCUCR

Биты регистра управления MCU управляют выполнением основных функций MCU.

• Bit 7 - SRE: External SRAM Enable - Разрешение внешней SRAM
  Установленный в 1 бит SRE разрешает обращение к внешней SRAM данных и переводит работу выводов AD0-7 (Порт A), A8-15 (Порт C), WR и RD на выполнение альтернативной функции. Затем бит SRE перенастраивает установки направлений любых выводов в соответствующих регистрах направления данных. Очистка бита SRE (установка в 0) запрещает обращение к внешней SRAM и восстанавливает нормальные установки направлений выводов и данных.
• Bit 6 - SRW: External SRAM Wait State - Режим ожидания внешней SRAM
  При установленном в 1 бите SRW к циклу обращения к внешней SRAM добавляется один цикл ожидания. При сброшенном в 0 бите SRW обращение к внешней SRAM выполняется по трехцикловой схеме. См. Рис. 22 Циклы обращения к внешней SRAM данных без состояния ожидания (Wait State) и Рис. 23 Циклы обращения к внешней SRAM данных с состоянием ожидания (Wait State active).
• Bit 5 - SE: Sleep Enable - Разрешение режима Sleep
  Установленный в 1 бит SE разрешает перевод MCU в режим sleep по команде SLEEP. Чтобы исключить перевод MCU в незапрограммированный режим sleep, рекомендуется устанавливать бит SE непосредственно перед выполнением команды SLEEP.
• Bits 4,3 - SM1/SM0: Sleep Mode Select bits 1 and 0 - Биты выбора режима Sleep
  Данные биты позволяют выбрать один из трех возможных режимов sleep, как показано в таблице 4.

Таблица 4. Выбор режима Sleep

• Bits 2..0 - Res: Reserved bits - Зарезервированные биты
  Эти биты зарезервированы и при считывании всегда будут показывать состояние 0.

Регистр управления коэффициентом деления частоты кварцевого генератора - XTAL Divide Control Register - XDIV

Регистр XDIV используется для установления коэффициента деления частоты кварцевого генератора в диапазоне от 1 до 129.

• Bit 7 - XDIVEN: XTAL Divide Enable - Разрешение деления частоты XTAL
  При установленном в 1 бите XDIVEN тактовая частота CPU и всей периферии делится в соответствии с установленным битами XDIV6 - XDIV0 коэффициентом деления. Такая возможность может быть использована для снижения потребления, при условии допустимости снижения вычислительной мощности. Этот бит может быть установлен и очищен в процессе выполнения программы тогда, когда это определяется применением.
• Bits 6..0 - XDIV6..XDIV0: XTAL Divide Select Bits 6 - 0 - Биты выбора коэффициента деления
  Эти биты устанавливают коэффициент деления тактовой частоты при установленном бите XDIVEN. Если десятичное значение этих семи битов обозначить через d, то результирующая тактовая частота CPU будет определяться по формуле

• Состояния этих битов можно изменить только когда бит XDIVEN сброшен (в состоянии 0). При установленном бите XDIVEN, записанное единовременно в биты XDIV6..XDIV0 значение будет определять коэффициент деления. При сбросе бита XDIVEN записанные в биты XDIV6..XDIV0 значения игнорируются. Поскольку делитель делит тактовую частоту поступающую на MCU, то и на периферийные устройства поступает тактовая частота с тем же коэффициентом деления.