Управление спецпроцессором функционального контроля ПЗУ

Постоянные запоминающие устройства входят во все технические средства систем управления технологическими процессами. В быстродействующих системах ПЗУ и ОЗУ могут составлять до 70 % общего состава БИС, при этом на ПЗУ реализуются таблицы функций, таблицы решений, комбинационные схемы микропрограммных автоматов. Поэтому весьма актуальна диагностика БИС ПЗУ*.

Использование известных методов для ПЗУ приведет к тому, что программирование матрицы даже при тестовой последовательности (ТП) «размерности» для восьмикилобайтного ПЗУ займет 800 с, и при 10-процентном выходе годных кристаллов поиск годного кристалла составит 8000 с или 2 ч, что в производстве неприемлемо. Поэтому для тестовой установки раз­работан спецпроцессор [40] функционального контроля ПЗУ, который осуще­ствляет проверку годности или частичной годности ПЗУ за один цикл записи (но при многократном считывании). Количество считываний ПЗУ не ограни­чено и осуществляется за время ~1 мкс за счет последовательного сравнения испытываемого ПЗУ с четырьмя эталонными ПЗУ (рис. 102). В первом эталон­ном ПЗУ Э1 хранится код, записанный по диагонали матрицы, и сравнение с ним испытываемого ЗУ подтверждает годность (или частичную 1/2, 1/4 год­ность) выходных усилите­лей и дешифратора (декодера) ПЗУ. Второй эталон Э2 хранит тест «шахматный код» и позволяет оценить влияние соседних ячеек при записи кода (проверка отсутствия «расплывания» заряда), третий эталон ЭЗ хранит инверсию шахматного кода, поэтому при его записи после Э1, Э2 в ПЗУ при правильном функционировании во всех ЭП должен находиться «0».

Четвертый эталон (Э4) позволяет выбрать из частичного брака ПЗУ с частичной годностью по выходным разрядам, т.е. вместо восьмиразрядного ПЗУ будет выбрано четырехразрядное с указанием конкретной комбинации годных разрядов. При поиске частично годных ПЗУ по разрядной комбинации проверяется до 70 комбинаций, которые записаны в Э4 с приоритетом по предпочтительности распайки кристалла в корпус.

Полный алгоритм ФК ПЗУ приведен на рис. 103, а расшифровка микроопераций дана в табл. 46. В устройстве функционального контроля ПЗУ присутствуют все подсистемы модели:

· функциональная – все эталонные и испытываемые ПЗУ;

· информационная – блок индикации, в котором хранятся результаты испытаний от всех типов эталонов и окончательные результаты ФК;

· адресная – дешифратор и два счетчика адресации (адресный Сч1 и разрядный Сч2);

· логическая – формирователь логических сигналов (ФЛС), блок-схем «И», блок принятия решений БПР;

· управляющая – микропрограммный автомат (МПА), реализующий алгоритм (рис. 103), и формирователь временной диаграммы записи (ФВД) с оригинальной схемой [25].

Формируются следующие логические условия проверки:

– режим считывания;

– количество произведенных записей;

– количество адресных импульсов;

– количество разрядных комбинаций;

– количество адресных комбинаций;

– запись произведена;

– равенство содержимого i -го эталонного и испытываемого СППЗУ;

– выдержка времени записи завершена;

– режим индикации;

– признаки работы с Э1, Э2, Э3.

Для реализации алгоритма управления потребуется восьмиразрядное ПЗУ (ПЛМ) с количеством входов, равным 18. Число состояний в алгорит­ме рис. 103 равно 32, и количество логических условий = 12. Следова­тельно, объем памяти ПЗУ (ПЛМ) равен 2 ^m = 2^{n + q} = 2^{6 + 12} = 2¹⁸. При реализации на ПЗУ потребуется объем памяти 8 ∙ 2¹⁸ = 2 мегабита.

Произведем декомпозицию ГСА по методу дихотомий в точках А, В, С, Д (рис. 104). Условие декомпозиции – в каждом -м автомате должно быть не более четырех логических условий. Одновременно при декомпо­зиции используется метод выделения обобщенных операторов. Условия перехода от (t) автомата к (t + 1) находим в таблице 47.

При декомпозиции исходной ГСА на 5 частей количество состояний в каж­дом β_i-м автомате уменьшилось до 8, и число логических условий – до 4. Тогда т = п + g, р = 3 + 4 + 3 = 10, где р – разрядность кода β_i-го автомата. Таким образом, при декомпозиции реальный объем памяти ПЗУ равен 8 Кбит, т.е. уменьшается в 256 раз за счет применения коммутатора логических сигналов (рис. 105). Схема коммутатора приведена условно. Точками обозначены двухвходовые схемы «И», а цифрами – входы в соответствующие схемы «ИЛИ». Соединение в коммутаторе осуществляется в соответствии с системой булевых функций:

α₁ = α₇β₀ + α₃β₁ + α₂β₂ + α₆β₃ + α₃β₄;

α₂ = α₈β₀ + α₁₀β₁ + α₆β₂ + α₄β₃ + α₁₀β₄;

α₃ = α₁β₀ + α₁₁β₁ + α₅β₂ + α₃β₃ + α₁₁β₄;

α₄ = α₆β₀ + α₁₂β₁ + α₉β₂ + α₁₂β₃.

Выигрыш в применении ПЗУ в 8 кбит вместо 2 мегабит определяется не только стоимостными затратами, но и уменьшением энергопотребления схемой БИС и увеличением надежности.

Все устройство ФК ориентировано на проведение тестового контроля для любых ПЗУ емкостью от одного килобита до мегабита.

Рис. 102. Структурная схема контроля ПЗУ:

Дш – дешифратор; Сх И, И – многоразрядная схема «И» (блок схем «И»); ФЛС – формирователь логических сигналов; Сч – счетчик; БУ – буферное устройство; БПР – блок принятия решения; БИ – блок индикации; ГТИ – генератор тактовых импульсов; СППЗУ (Э _i) – эталонное ПЗУ с i -й программой контроля; СППЗУ (и) – испытуемое ПЗУ; ФВД – формирователь временных диаграмм; МПА – микропрограммный автомат.

Испытание предложенного ВПИ дало следующие результаты: произ­води­тельность ФК кристаллов увеличилась в 12–15 раз за счет того, что тестовая по­следовательность из сдвинутых диагоналей в m раз короче, где m – размер меньшей строки запоминающей матрицы и запись производит­ся меньшим (укороченным) количеством программирующих импульсов. Например, для К573РФ2 с разрядностью запоминающей матрицы 256x8 количество записы­ваемых ЭП методом сдвинутых диагоналей равно 256, т.е. в 8 раз меньше всего количества ЭП в матрице, которые раньше долж­ны были записываться полно­стью. Выигрыш во времени записи за счет ог­раниченного числа программи­рующих импульсов составляет 5–8 раз, т.к. оказалось, что минимальное количе­ство импульсов составляет в среднем 16–24 при 128 оговоренных в ТУ. Практи­чески перед ФК производится контроль статических параметров, который вы­являет 40 % брака кристал­лов. Из оставшихся 60 % кристаллов способом сдви­нутых диагоналей вы­является до 30 % брака, и только 20 % выявляет ТП типа ШК и . Ос­тавшиеся 10 % годны для сборки. Таким образом, для 30 % кри­сталлов уменьшение времени ФК составляет 40–60 раз или 12–15 раз по отно­шению к общему количеству кристаллов.

Рис. 103. Алгоритм управления системой контроля

Таблица микроопераций 46

	Содержание	Примечания
	Установка исходного состояния
	Перевод в режим стирания
	Перевод в режим записи	Уст. 0 триггера МПА
	Перевод в режим считывания	Уст. 1 триггера МПА
	+ 1 к счетчику ТП
	+ 1 к счетчику количества записей
	+ 1 к счетчику адресных комбинаций
	+ 1 к счетчику адресных импульсов
	+ 1 к счетчику разрядных комбинаций
	+ 1 к счетчику 2
	Сброс счетчика 2
	Сброс счетчика ТП
	Сброс адресного счетчика	Сч1
	Сброс счетчика адресных комбинаций
	Сброс счетчика адресных импульсов
	Сброс счетчика разрядных комбинаций
	Установка 0 – РРК регистра разрядных комбинаций
	Считывание РРК, запись СРК
	Установка 0 триггера количества записей
	Установка 0 триггера адресных импульсов
	Установка 0 триггера разрядных комбинаций
	+1 к адресному счетчику
	Установка 0 формирователя диаграммы
	Установка 1 формирователя диаграммы записи
	Установка 0 триггера ошибки МПА
	Установка 1 триггера ошибки МПА
	Установка 0 триггера адресных комбинаций
	Установка 0 триггера годная Д
	Установка 0 триггера годная Д
	Установка 0 триггера годная ЩД
	Установка 1 триггера годная ЩД
	Установка 0 триггера 1/2 Д
	Установка 1 триггера 1/2 Д
	Установка 0 триггера 1–3 ЩД
	Установка 1 триггера 1–3 ЩД
	Установка 0 триггера 1–2 ПО
	Установка 1 триггера 1–2 ПО
	Установка 0 триггера поля нулей

Окончание табл. 46

	Содержание	Примечания
	Установка 1 триггера поля нулей
	Запись РРК
	Установка 1 триггера брака
	Установка 0 триггера брака
	Установка 0 – РАК регистра адресных комбинаций
	Считывание РАК, запись САК
	Запись РАК
	Установка 0 – РКЗ регистра количества записей
	Считывание РКЗ, запись СКЗ
	Запись РКЗ
	Установка 0 – РАИ регистра адресных импульсов
	Считывание РАИ, запись САИ
	Запись РАИ

Спецпроцессор позволяет на 30 % снизить трудоемкость на сборке и уменьшить на столько же расход дефицитных металлокерамических кор­пусов, т.к. выявляет браки в работе декодеров, которые ранее ТП типа «ШК» не выде­лялись. Кроме того, ТП типа «псевдослучайный код», ис­пользовавшиеся ранее после сборки, пропускали до 3 % брака по неисправным декодерам потреби­телю, а предложенный ВПИ исключает наличие этого вида брака в готовой продукции.

Спецпроцессор тестового контроля БИС такого типа позволил ре­шить задачи промышленного контроля характеристик РПЗУ, который ~ в 100 раз дешевле традиционной реализации на миниЭВМ с быстродействи­ем ~ 1 млн оп/с при той же производительности [22].

Таблица 47