Принцип работы управляющего органа СИФУ

Принципиальная схема формирователя импульсов включает в себя узлы: фильтр Ф, пороговые элементы ПЭ1 и ПЭ2, генератор пилообразного напряжения ГПН, формирователь синхронизирующих импульсов ФСИ, нуль-орган НО, RS-триггер Т, формирователь длительности импульсов ФДИ.

Фильтр осуществляет сдвиг синхронизирующего напряжения на угол 30 эл.град., совмещая тем самым начало зоны расширения выдачи импульсов на тиристор с точкой естественной коммутации силового напряжения на тиристорах. Выходное напряжение фильтра с помощью пороговых элементов ПЭ1 и ПЭ2 преобразуются в две противофазные последовательности прямоугольных импульсов.

Величина порога (зона нечувствительности) определяется падением напряжения на переходах база-эммиттер VT1 и VT2. Длительность импульса единичного уровня (около 176 эл.град.) определяет зону разрешения выдачи управляющих импульсов на соответствующий тиристор.

В промежуток времени перекрытия импульсов нулевого уровня на входах DD1.3, DD1.4 на выходе ФСИ формируется синхроимпульс единичного уровня длительностью около 8 эл.град. Этот импульс открывает транзистор VT8, осуществляющий разряд интегрирующей емкости С3 до нулевого уровня. После исчезновения синхроимпульса напряжение на выходе ГПН начинают линейно возрастать от 0 до 10 В за счет подачи на инвертирующий вход усилителя DА1 напряжения – 15В. Через R11 и R13 уровень возрастания выходного напряжения ГПН до прихода очередного синхронизирующего импульса может изменяться сменным резистором R11.

Момент равенства по модулю разнополярных напряжений ГПН и УО фиксирует нуль-орган на операционном усилителе DА2, полярность входного напряжения которого в этот момент меняется с положительной на отрицательную. Триггер воспринимает отрицательное выходное напряжение DА2 как логический сигнал нулевого уровня, изменяя свое состояние, соответствующее изменению логического сигнала на выходе DD2.2 с единичного уровня на нулевой. Появление на выходе ФДИ нулевого сигнала приводит к разряду конденсатора С2 по цепи: R14, выход DD2.2, V7. Во время разряда, определяемого элементами R14, C2, на диоде VD7 создается падение напряжения, запирающее VT6. В этот момент на входах микросхем DD1.2, DD2.3, DD1.1 появляется сигнал нулевого уровня. Прохождение импульса ФДИ в канал а или  определяется наличием на втором входе микросхем DD1.2, DD1.3 единичного сигнала от пороговых элементов.

После формирования управляющего импульса триггер Т ждет прихода очередного синхроимпульса, чтобы вернуться в исходное состояние и быть подготовленным к формированию следующего управляющего импульса. Установка Т в исходное состояние возможна только при одновременном наличии на входах Т сигнала единичного уровня от НО на входе DD2.1 и сигнала нулевого уровня на каком-либо из входов микросхемы D2.2. Во время стационарной работы комплектов тиристоров Т устанавливается в исходное состояние проинвертированными синхроимпульсами, поступающими с выхода микросхемы DD2.4, и таким образом в начале каждого полупериода синхронизирующего напряжения становится готовым для формирования следующего управляющего импульса.