double arrow

Другим новшеством Р6 является архитектура двойной независимой шины

Процессор имеет две шины данных: одну - для системы (системной платы), другую - для кэш-памяти.

Благодаря этому существенно повысилось быстродействие кэш-памяти.

Для обхода узкого места — внешней шины — в Р6 применена архитектура двойной независимой шины DIB (Dual Independent Bus) , реализующая, по сути, две отдельные шины.

Одна из этих шин используется только для связи с кристаллом вторичного кэша, расположенным в том же корпусе микросхемы или картридже, что и процессор. Эта шина является локальной в геометрическом смысле — проводники имеют длину порядка единиц сантиметров, что позволяет использовать ее на высокой частоте тактирования, вплоть до частоты ядра.

Значительный объем вторичного кэша обеспечивает удовлетворение большинства запросов к памяти сугубо локально, при этом коэффициент загрузки внутренней щины достигает 90 %.

Вторая шина процессорного кристалла выходит на внешние выводы микросхемы (картриджа), и является системной, или «фасадной» шиной FSB (Front-Side Bus) процессорa P6. Эта шина работает на внешней частоте независимо от внутренней шины.

Пo статистике работы с приложениями середины 90-х годов загрузка процессором внешней шины для обычных «настольных» применений составляет порядка 10 % от ее пропускной способности, а для серверных применений может достигать 60 % при четырехпроцессорной конфигурации. Таким образом, ограниченная пропускная способность внешней шины (533 Мбайт/с при 66,67 МГц и 1064 Мбайт/с при 133 МГц в пике пакетной передачи) перестает служить фактором, обесценивающим производительность процессора. Однако для современных процессоров и приложений и этой пропускной способности уже не хватает. Снижение нагрузки на внешнюю шину позволяет эффективно использовать многопроцессорную архитектуру. Системная шина P6 более эффективна для объединения процессоров по симметричной архитектуре, чем шины предыдущих процессоров, оптимизированные для обмена с памятью. Она позволяет без дополнительных схем объединять до четырех процессоров, хотя в обычных процессорах Pentium II/III возможности объединения урезаны до двух.




Процессоры поколения Р5 имели только одиночную шину процессора на системной плате, и все данные, включая передаваемые в кэш и из него, передавались по ней. Основная проблема состояла в том, что быстродействие кэш-памяти было ограничено тактовой частотой шины системной платы, которая равнялась 66 МГц. В процессорах шестого поколения кэш-память может работать на тактовой частоте 500 МГц или выше, а оперативная память (SDRAM) - с тактовой частотой 66 и 100 МГц, в силу этого возникла необходимость поместить кэш второго уровня ближе к процессору. Было принято решение подсоединить к процессору дополнительную шину, называемую специализированной (или выделенной) шиной кэша. Кэш-память второго уровня была соединен с этой шиной и могла работать на любой тактовой частоте. Сначала это было реализовано в Pentium Pro, где кэш-память второго уровня была установлена в корпусе процессора и работала на его тактовой частоте, а не на частоте системной шины. Однако такое решение оказалось слишком дорогостоящим, и поэтому кэш-память второго уровня была перемещен из корпуса процессора на картридж, в который упаковывается Pentium II. В этом случае шина кэша могла работать на любой тактовой частоте, и вначале она работала на частоте, вдвое меньшей тактовой частоты процессора. При наличии кэша на дополнительной шине, непосредственно соединенной с процессором, его быстродействие соизмеримо с быстродействием процессора. Если бы быстродействие кэша ограничивалось тактовой частотой системной платы (например, 66 или 100 МГц), как в случае использования гнезда типа Socket 7 (процессор Р5), тактовая частота кэш-памяти была бы равна 66 МГц, даже если частота процессора равнялась бы 333 МГц; на более новых платах кэш "увяз" бы на тактовой частоте 100 МГц при частоте процессора 500 МГц и выше. По мере роста тактовой частоты процессора с двойной независимой шиной за счет более высоких множителей тактовой частоты системной платы быстродействие кэша увеличивается то же количество раз, что и тактовая частота процессора. Другими словами, быстродействие кэш-памяти на двойной независимой шине увеличивается пропорционально быстродействию процессора!



Архитектура двойной независимой шины необходима для повышения эффективности процессора, работающего на тактовой частоте 300 МГц и выше.

Со старым гнездом типа Socket 7 (для процессоров Р5) таких тактовых частот достичь было невозможно и пришлось бы нести огромные потери в эффективности из-за медленной (привязанной к тактовой частоте системной платы) кэш-памяти второго уровня. Именно поэтому тактовая частота процессоров Pentium класса Р5 не превосходит 266 МГц;

процессоры Р6 работают на тактовых частотах 1000 МГц и выше.

Кроме того, в архитектуре Р6 были расширены вычислительные возможности суперскаляра процессоров Р5: добавлены новые устройства выполнения команд, а команды разбиты на специальные микрооперации.

Р5 имел только два модуля выполнения команд, в то время как Р6 имеет не менее шести отдельных специализированных (выделенных) модулей. Такой суперскаляр называется трехконвейерным (множественные модули выполнения команд могут выполнять до трех команд в одном цикле).

Помимо всего прочего, в архитектуру Р6 встроена поддержка многопроцессорной системы, усовершенствованы средства обнаружения и исправления ошибок, а также оптимизировано выполнение 32-разрядного программного обеспечения.






Сейчас читают про: