Исследование схемотехники устройства

      2 Исследование схемотехники устройства

 

 

   2.1 Разработка структурной схемы устройства

 

   Структурная схема разрабатывается на начальных стадиях проектирования и предшествует разработке схем других типов. Структурная схема определяет основные функциональные части изделия, их назначение и взаимосвязи и служит для общего ознакомления с изделием. На структурной схеме раскрывается не принцип работы отдельных функциональных частей изделия, а только взаимодействие между ними. Поэтому составные части изделия изображают упрощенно в виде прямоугольников произвольной формы.

Графическое построение схемы должно давать наиболее наглядное представление о последовательности взаимодействия функциональных частей в изделии. На линиях взаимодействия рекомендуется стрелками обозначать направления хода процессов, происходящих в изделии.

   Микро-ЭВМ выполняет основные вычислительные процессы. Она состоит из следующих элементов:

   М2 – Процессор;                

   ОЗУ 4К – Оперативное запоминающее устройство емкостью 4096 16-ти разрядных слов;

   B1 – Плата, осуществляющая связь с фотосчитывающим устройством;

   B21 – Плата для связи с перфоратором;

ППЗУ 8К, ППЗУ 3К – Перепрограммируемые постоянные запоминающие устройства суммарной ёмкостью 11К 16-ти разрядных слов. Предназначены для хранения программного обеспечения;

   БПС6-1 – Блок питания.

АД – Адаптер. Предназначен для преобразования шины канала микро-ЭВМ в шину внутриблочного канала, к которой подключены блоки, осуществляющие связь со станком и органами управления устройством.

   Блоки осуществляющие управление приводами подач:

   МИ – Микроинтерполятор. Осуществляет преобразование параллельного кода приращения по координате в унитарный код – микроинтерполяция;

КМ2 – Шаговый коммутатор. Осуществляет управление шаговым приводом, преобразование унитарного кода в код управления фазовыми обмотками ШД.

   БУМ – Блок усилителя мощности.

   БВВ – Блок ввода-вывода технологических команд. Осуществляет управление электроавтоматикой станка.

   БР – Блок резьбы. Осуществляет сопряжение с датчиком углового положения шпинделя ДУП-1000М. Кроме этого осуществляет преобразование унитарного кода датчика шпинделя в параллельный код, формирование функции линейного разгона при резьбонарезании.

       

ДУП – Датчик углового перемещения. Используется при резьбонарезании.

   Пульт оператора (ПО) включает в себя следующие блоки:

   БФК – Блок формирования кодов. Осуществляет подключение органов управления устройством к шине внутриблочного канала;

   ИПО – Интерфейс пульта оператора. Является согласующим блоком;   

   БИ – Блок индикации.

   ФСУ – Фотосчитывающее устройство. Подключается к плате B1 через плату согласования ПС ФСУ.

   ПК – Пульт контроля. Он предназначен для индикации состояния фаз ШД, включения сетевого питания устройства и контроля питающих напряжений.

   БПД – Блок питания датчика. Осуществляет выдачу управляющих напряжений для датчика углового положения шпинделя.

 

2.2 Разработка функциональной схемы устройства

          

 

                

Функциональная схема автоматизации является основным техническим документом, определяющим функционально-блочную структуру отдельных узлов автоматического контроля, управления и регулирования технологического процесса и оснащение объекта управления приборами и средствами автоматизации.

Функциональные схемы разъясняют определенные процессы, протекающие в отдельных функциональных цепях изделия или в изделии в целом. Этими схемами пользуются для изучения принципов работы изделия, а также при их наладке, контроле, ремонте. По сравнению со структурной, функциональная схема более подробно раскрывает функции отдельных элементов и устройств.

Адаптер производит связь микро-ЭВМ с блоками устройства. Канал микро-ЭВМ состоит из тридцати восьми шин, в том числе тридцать одна шина двунаправленная. Канал микро-ЭВМ требует подключения передатчиков с повышенной нагрузочной способностью 50 мА. Адреса и данные поступают по одним и тем же шинам. Это требует установку селектора адреса (СА) в каждом блоке, что приводит к усложнению аппаратуры.

Преобразование канала заключается в преобразовании двунаправленных шин данных и адреса КДА00-КДА15 с повышенной нагрузочной способностью в двунаправленные шины данных Д00-Д15 с нагрузочной способностью 16 мА и в дешифрации адресов.

Преобразование канала КДА00-КДА15 в канал Д00-Д15 осуществляется двумя группами шинных формирователей BD1, BD2, включенных встречно. К шинам данных подключен регистр адреса RGA. Запись в него производится сигналами триггера DD8.1, сформированными от канала ЭВМ к СИА. В регистр заносятся младшие разряды Д01 - Д04 и старшие разряды Д06 - Д12. Выходы младших разрядов регистра выдаются на блоки устройства без дешифрации как адреса 002, 004, 010, 020 с наименованием ПА1-ПА4 (подадреса). К выходам старших разрядов RGA подключён дешифратор адресов DC, действующий при наличии сигнала синхронизация внешнего устройства ВУ от микро-ЭВМ. Сигнал ВУ означает наличие адреса 160000. Дешифрированные адреса, суммированные с адресом 160000, поступают на блоки устройства. Каждому блоку соответствует свой адрес. Управляющие сигналы, команды, режимы внутри блоков различаются подадресами. Блоки, на которые от ЭВМ поступают управляющие сигналы в количестве от четырех и менее, используют подадреса без дешифрации. При количестве сигналов более четырех в блоках имеется внутренний дешифратор подадресов.

Адреса и данные от микро-ЭВМ поступают поочерёдно по одним и тем же шинам КДА:

  Сначала адреса поступают одновременно с сигналом К-СИА, затем данные поступают одновременно с сигналом ВЫВОД.

Адреса, записанные в регистр RGA, выдаются через дешифратор адресов (DC) по сигналу ВЫВОД, выдаваемым из микро-ЭВМ для стробирования данных. Таким образом, на блоки устройства адреса и данные выдаются из адаптера одновременно.

В состав адаптера входит логика прерывания. С микроинтерполятора (МИ) поступает сигнал прерывания (ПР), который обозначает конец отработки очередного шага интерполяции и запрос на расчет и прием следующего. При условии что триггер разрешения прерывания DD20.1 установлен в «0», по сигналу ПР происходит установка в «1» триггера требования прерывания DD20.2 и в процессор поступает сигнал К-ТПР. Процессор заканчивает выполнение текущей команды, после чего выдает сигнал К-ППР, по которому триггер требования прерывания DD20.2 сбрасывается в «0» и выдаётся вектор прерывания 200 на шину Д07. Разрешение прерывания производится адресом 170702, запрещение прерывания – адресом 170704.

На выходе адаптера используются управляющие сигналы СИП, ВВОД, ВЫВОД, ОЧ СБРОС, СБРОС, выдаваемые через согласующие микросхемы.

 

          

 

    2.3 Разработка принципиальной схемы устройства

 

 

  

   Принципиальные схемы – используются для представления принципа работы системы. Этот тип схем является основным при разработке системы. Принципиальная схема является наиболее полной электрической схемой изделия, на которой изображают все электрические элементы и устройства, необходимые для осуществления и контроля в изделии заданных электрических процессов, все связи между ними, а также элементы подключения, которыми заканчиваются входные и выходные цепи.

Преобразование канала заключается в преобразовании двунаправленных шин данных и адреса КДА00-КДА15 с повышенной нагрузочной способностью в двунаправленные шины данных Д00-Д15 с нагрузочной способностью 16 мА и в дешифрации адресов.

   Преобразование канала КДА00-КДА15 в канал Д00-Д15 осуществляется двумя группами шинных формирователей BD1 и BD2. 

1. BD1 – Сформирован на микросхемах серии К589АП26 и состоит из микросхем DD4, DD5, DD6, DD7.

2. BD2 - Сформирован на микросхемах серии К589АП26 и состоит из микросхем DD8, DD9, DD10, DD11.

Шинный формирователь серии К589АП26 представлен на рисунке 2.

 

                                                

   Рисунок 2 - Шинный формирователь серии К589АП26

                                             

   Шинный формирователь К589АП26 является параллельным двунаправленным формирователем сигналов для управления шинами в цифровых вычислительных устройствах, и представляет собой 4-х канальный коммутатор, имеющий в каждом канале одну шину для приема информации и одну двунаправленную шину для приема и выдачи информации.

       Шинный формирователь обладает низкой нагрузочной способностью на входе – они имеют высокое входное сопротивление. Однако благодаря низкому выходному сопротивлению ему присуща сравнительно высокая нагрузочная способность по выходу.

   Резисторы на входах шинных формирователей R2–R17, R18–R33 cо стороны канала микро-ЭВМ и R35–R50, R51-R66 со стороны внутриблочного канала предназначены для согласования шин каналов.

    К шинам данных подключен регистр адреса RGA сформированный на двух микросхемах серии К555ТМ7 и состоящий из микросхем DD18, DD19, DD8.2. Триггер DD8.2 предназначен для запоминания сигнала ВУ. Запись в регистр адреса производится по входам «С» от триггера DD8.1 серии К155ТМ2, который устанавливается в логическую «1» по сигналу К СИА и сбрасывается в логический «0» от заднего фронта этого сигнала через формирователь,

построенный на микросхемах DD3.3, С18, D1.

  Регистр серии К555ТМ7 представлен на рисунке 3.

                                                      

                                                  

 

   Рисунок 3 – Регистр серии К555ТМ7

 

   Регистр – устройство, предназначенное для приема, хранения и передачи информации. Регистр серии К555ТМ7 срабатывающий по уровню стробирующего сигнала, является параллельным 4-х канальным регистром, который состоит из двух 2-х разрядных регистров. Когда сигнал на стробирующем входе - единичный, регистр пропускает через себя входные информационные сигналы, а когда стробирующий сигнал равен нулю, регистр переходит в режим хранения последнего из пропущенных значений входных сигналов.

   Триггер серии К155ТМ2 представлен на рисунке 4.

                                                    

   Рисунок 4 - Триггер серии К155ТМ2

 

   Триггер – электронное устройство, с помощью которых можно записывать, хранить и считывать двоичную информацию. Триггер имеет два устойчивых состояния единицу и ноль. Микросхема К155ТМ2 представляет собой D-триггер. Помимо общих для всех триггеров входов установки и сброса S и R, он имеет один информационный вход D (вход данных) и один тактовый вход C. Если на входе D единичный сигнал, то по фронту сигнала С прямой выход триггера устанавливается в единицу (инверсный — в нуль). Если же на входе D нулевой сигнал, то по фронту сигнала С прямой выход триггера устанавливается в нуль.

   В регистр RGA заносятся младшие разряды Д01 - Д04 и старшие разряды Д06 - Д12. Выходы младших разрядов регистра выдаются на блоки устройства

без дешифрации как адреса 002, 004, 010, 020 с наименованием ПА1-ПА4 (подадреса). К выходам старших разрядов RGA подключён дешифратор адресов ДША построенный на микросхеме DD23 серии К155ИД3.

   Дешифратор серии К155ИД3 представлен на рисунке 5.

                                                 

                                                  

   Рисунок 5 - Дешифратор серии К155ИД3

 

   Дешифратор – устройство, предназначенное для преобразования двоичного кода в напряжение логического уровня, появляющееся в том выходном проводе, десятичный номер которого соответствует двоичному коду.

   Микросхема К155ИД3 представляет собой двоично-десятичный дешифратор на 15 выходов. Выводы 23, 22, 21 20 — информационные. Служат для получения двоичного кода с весом разрядов 1, 2, 4, 8 соответственно. При получении кода, микросхема выставляет логический «0» на соответствующем коду десятичном выходе (выводы 1-17). На всех остальных выходах в это время присутствует «1».

   Дешифратор действует при наличии сигнала синхронизация внешнего устройства ВУ по входу W от микро-ЭВМ и стробируется сигналами ВВОД или ВЫВОД по входу ВК. Сигнал ВУ означает наличие адреса 160000. Дешифрированные адреса, суммированные с адресом 160000, поступают на блоки устройства. Каждому блоку соответствует свой адрес. Управляющие сигналы, команды, режимы внутри блоков различаются подадресами. Блоки, на которые от ЭВМ поступают управляющие сигналы в количестве от четырех и менее, используют подадреса без дешифрации. При количестве сигналов более четырех в блоках имеется внутренний дешифратор подадресов.

   Адреса и данные от микро-ЭВМ поступают поочерёдно по одним и тем же шинам КДА:

   Сначала адреса поступают одновременно с сигналом К-СИА, затем данные поступают одновременно с сигналом ВЫВОД.

Адреса, записанные в регистр RGA, выдаются через дешифратор адресов (ДША) по сигналу ВЫВОД, выдаваемым из микро-ЭВМ для стробирования данных. Таким образом, на блоки устройства адреса и данные выдаются из адаптера одновременно.

На микросхемах DD1.1 – DD1.3, DD3.1 – DD3.3, DD25.1 – DD25.4, DD26.1 – DD26.4 собрана схема запуска. В процессоре ЭВМ выбран режим пуска при включении питания с выходом на ячейку 173000, адрес которой дешифрируется на выходе 13 микросхемы DD23 и через микросхему DD24.6 формируется сигнал СИП в первом цикле. Затем элементами DD25, DD26.1, DD26.2 выделяется команда JMP (код 137) безусловного перехода на ячейку 40000 – начального адреса программного обеспечения, который выделяется микросхемой DD26.3.

В дальнейшем СИП формируется на микросхеме DD17.2, DD24.2 и поступает на канал микро-ЭВМ через микросхемы DD22.6, DD24.4. Ко входу микросхемы DD22.6 через разъём Ш1/28 подходят сигналы СИП всех блоков устройства. На выходах блоков применяются микросхемы с открытым коллектором, нагрузкой для них является резистор R67.

В состав адаптера входит логика прерывания. С микроинтерполятора (МИ), построенного на микросхемах DD16.1, DD16.3, DD16.2, DD17.3, DD24.1 поступает сигнал прерывания (ПР), который обозначает конец отработки очередного шага интерполяции и запрос на расчет и прием следующего. При условии что триггер разрешения прерывания T построенный на микросхеме DD20.2 серии К155ТМ2 установлен в «0», по сигналу ПР происходит установка в «1» триггера требования прерывания T и в процессор поступает сигнал К-ТПР. Процессор заканчивает выполнение текущей команды, после чего выдает сигнал К-ППР, по которому триггер требования прерывания T сбрасывается в «0» и выдаётся вектор прерывания 200 на шину Д07. Разрешение прерывания производится адресом 170702, запрещение прерывания – адресом 170704.

   На выходе адаптера используются управляющие сигналы СИП, ВВОД, ВЫВОД, ОЧ СБРОС, СБРОС, выдаваемые через согласующие микросхемы DD24.4, DD2.1, DD2.2, DD2.3, DD2.4, DD17.3.