Комбинационные цифровые устройства

Рис. 15.8. Логические элементы

Логический элемент может быть реализован в виде отдельной интегральной схемы. Часто интегральная схема содержит несколько логических элементов.

Логические элементы используются в устройствах цифровой электроники (логических устройствах) для выполнения простого преобразования логических сигналов.

Классификация логических элементов. Выделяются следующие классы логических элементов (так называемые логики):

· резисторно-транзисторная логика (ТРЛ);

· диодно-транзисторная логика (ДТЛ);

· транзисторно-транзисторная логика (ТТЛ);

· эмиттерно-транзисторная логика (ЭСЛ);

· транзисторно-транзисторная логика с диодами Шоттки (ТТЛШ);

· логика на основе МОП-транзисторов с каналами типа р (р -МДП);

· логика на основе МОП-транзисторов с каналами типа n (n -МДП);

· логика на основе комплементарных ключей на МДП-транзисторах (КМДП, КМОП);

· интегральная инжекционная логика И²Л;

· логика на основе полупроводника из арсенида галлия GaAs.

В настоящее время наиболее широко используются следующие логики: ТТЛ, ТТЛШ, КМОП, ЭСЛ. Логические элементы и другие цифровые электронные устройства выпускаются в составе серий микросхем: ТТЛ – К155, КМ155, К133, КМ133; ТТЛШ – 530, КР531, КМ531, КР1531, 533, К555, Км555, 1533, КР1533; ЭСЛ – 100, К500, К1500; КМОП – 564, К561, 1564, КР1554; GaAs – К6500.

Наиболее важные параметры логических элементов:

· Быстродействие характеризуется временем задержки распространения сигнала t_зр и максимальной рабочей частотой F_макс. Время задержки принято определять по перепадам уровней 0,5 U_вх и 0,5Δ U_вых. Максимальная рабочая частота F_макс – это частота, при которой сохраняется работоспособность схемы.

· Нагрузочная способность характеризуется коэффициентом объединения по входу К_об (иногда используют термин «коэффициент объединения по выходу»). Величина К_об – это число логических входов, величина К_раз – максимальное число однотипных логических элементов, которые могут быть подключены к выходу данного логического элемента. Типичные значения их таковы: К_об =2…8, К_раз =4…10. Для элементов с повышенной нагрузочной способностью К_раз =20…30.

· Помехоустойчивость в статическом режиме характеризуется напряжением U_пст, которое называется статической помехоустойчивостью. Это такое максимально допустимое напряжение статической помехи на входе, при котором еще не происходит изменение выходных уровней логического элемента.

· Мощность, потребляемая микросхемой от источника питания. Если эта мощность различна для двух логических состояний, то часто указывают среднюю потребляемую мощность для этих состояний.

· Напряжение питания.

· Входные пороговые напряжения высокого и низкого уровня U_{вх.1порог} и U_{вх.0порог}, соответствующие изменению состояния логического элемента.

· Выходные напряжения высокого и низкого уровней U_вых1 и U_вых0.

Используются и другие параметры.

Особенности логических элементов различных логик. Для конкретной серии микросхем характерно использование типового электронного узла – базового логического элемента. Этот элемент является основой построения самых разнообразных цифровых электронных устройств.

· Базовый элемент ТТЛ содержит многоэмиттерный транзистор, выполняющий логическую операцию И, и сложный инвертор (рис. 15.9).

Рис. 15.9. Базовый элемент ТТЛ

Если на один или оба входа одновременно подан низкий уровень напряжения, то многоэмитттерный транзистор находится в состоянии насыщения и транзистор Т₂ закрыт, а следовательно, закрыт и транзистор Т₄, т. е. на выходе будет высокий уровень напряжения. Если на обоих входах одновременно действует высокий уровень напряжения, то транзистор Т₂ открывается и входит в режим насыщения, что приводит к открытию и насыщению транзистора Т₄ и запиранию транзистора Т₃, т.е. реализуется функция И-НЕ. Для увеличения быстродействия элементов ТТЛ используются транзисторы с диодами или транзисторами Шоттки.

· Базовый логический элемент ТТЛШ (на примере серии К555). В качестве базового элемента серии микросхем К555 использован элемент

И-НЕ (рис. 15.10, а), а на рис. 15.10, б показано графическое изображение транзистора Шоттки.

Рис. 15.10. Логический элемент ТТЛШ

Транзистор VT4 – обычный биполярный транзистор. Если оба входных напряжения u_вх1 и u_вх2 имеют высокий уровень, то диоды VD3 и VD4 закрыты, транзисторы VT1, VT5 открыты и на выходе имеет место напряжение низкого уровня. Если хотя бы на одном входе имеется напряжение низкого уровня, то транзисторы VT1 и VT5 закрыты, а транзисторы VT3 и VT4 открыты, и на входе имеет место напряжение низкого уровня. Микросхемы ТТЛШ серии К555 характеризуются следующими параметрами:

· напряжение питания +5 В;

· выходное напряжение низкого уровня не более 0,4 В;

· выходное напряжение высокого уровня не менее 2,5 В;

· помехоустойчивость – не менее 0,3 В;

· среднее время задержки распространения сигнала 20 нс;

· максимальная рабочая частота 25 МГц.

Особенности других логик. Основой базового логического элемента ЭСЛ является токовый ключ, схема которого подобна схеме дифференциального усилителя. Микросхема ЭСЛ питается отрицательным напряжением (–4 В для серии К1500). Транзисторы этой микросхемы не входят в режим насыщения, что является одной из причин высокого быстродействия элементов ЭСЛ.

В микросхемах n -МОП и p -МОП используются ключи соответственно на МОП-транзисторах с n -каналами и динамической нагрузкой и на МОП-транзисторах с p -каналом. Для исключения потребления мощности логическим элементом в статическом состоянии используются комплементарные МДП-логические элементы (КМДП или КМОП-логика).

Логика на основе полупроводника из арсенида галлия GaAs характеризуется наиболее высоким быстродействием, что является следствием высокой подвижности электронов (в 3…6 раз больше по сравнению с кремнием). Микросхемы на основе GaAs могут работать на частотах порядка 10 ГГц.

Логические устройства разделяют на два класса: комбинационные и последовательностные.

Устройство называют комбинационным, если его выходные сигналы в некоторый момент времени однозначно определяются входными сигналами, имеющими место в этот момент времени.

Иначе устройство называют последовательностным или конечным автоматом (цифровым автоматом, автоматом с памятью). В последовательностных устройствах обязательно имеются элементы памяти. Выходные сигналы последовательностных устройств определяются не только сигналами, имеющимися на входах в данный момент времени, но и состоянием элементов памяти. Таким образом, реакция последовательностного устройства на определенные входные сигналы зависит от предыстории его работы.

Шифратор – это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду. Число входов и выходов в полном шифраторе связано соотношением n=2^m, где n – число входов, m – число выходов. Шифратор для преобразования десятиразрядного единичного кода (десятичных чисел от 0 до 9) в двоичный код. Условное изображение такого шифратора и таблица соответствия кода приведены на рис. 11.1. Используя данную таблицу соответствия, запишем логические выражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной переменной. Так, на выходе y₁ будет логическая «1» тогда, когда логическая «1» будет или на входе Х₁, или Х₂, или Х₅, или Х₇, или Х₉, т.е. у₁ =Х₁+Х₃+Х₅+Х₇+Х₉.

Рис. 16.1. Схема шифратора и таблица соответствия кода

Представим на рис. 16.2 схему такого шифратора, используя элементы ИЛИ.

Рис. 16.2. Шифратор на логических элементах ИЛИ

Если на всех входах – логическая единица, то на всех выводах также логическая единица, что соответствует числу 0 в так называемом инверсном коде (1111). Если хотя бы на одном входе имеется логический ноль, то состояние выходных сигналов определяется наибольшим номером входа, на котором имеется логический ноль, и не зависит от сигналов на входах, имеющих меньший номер.

Основное назначение шифратора – преобразование номера источника сигнала в код (например, номера нажатой кнопки некоторой клавиатуры).

Дешифратором называется комбинационное устройство, преобразующее n -разрядный двоичный код в логический сигнал, появляющийся на том выходе,

десятичный номер которого соответствует двоичному колу. Число входов и выходов в так называемом полном дешифраторе связано соотношением m=2ⁿ, где n – число входов, а m – число выходов. Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, например, дешифратор, имеющий 4 входа и 16 выходов, будет неполным, а если бы выходов было только 10, то он являлся бы полным.

Обратимся для примера к дешифратору К555ИД6 серии К555 (рис. 16.3).

Рис. 16.3. Схема дешифратора

Дешифратор имеет 4 прямых входа, обозначенных через А1, …, А8. Аббревиатура А обозначает «адрес». Указанные входы называют адресным. Цифры определяют значения активного уровня (единицы) в соответствующем разряде двоичного числа. Дешифратор имеет 10 инверсных выходов . Цифры определяют десятичное число, соответствующее заданному двоичному числу на входах.

Дешифратор – одно из широко используемых логических устройств. Его применяют для построения различных комбинационных устройств. Шифраторы и дешифраторы являются примерами простейших преобразователей кодов.

Преобразователями кодов называют устройства, предназначенные для преобразования одного кода в другой, при этом часто они выполняют нестандартные преобразования кодов. Преобразователи кодов обозначают через X/Y.

Рассмотрим особенности реализации преобразователя на примере преобразователя трехэлементного кода в пятиэлементный по таблице соответствия кодов, приведенной на рис. 16.4.

Рис. 16.4. Таблица соответствия кодов для преобразователя кодов

Здесь через N обозначено десятичное число, соответствующее входному двоичному коду. Преобразователи кодов создают по схеме дешифратор – шифратор. Дешифратор преобразует входной код в некоторое десятичное число, а затем шифратор формирует выходной код. Схема преобразователя, созданного по такому принципу, приведена на рис. 16.5.

Рис. 16.5. Схема преобразователя кодов

Мультиплексором называют комбинационное устройство, обеспечивающее передачу в желаемом порядке цифровой информации, поступающей по нескольким входам на один выход. Мультиплексоры обозначают через MUX, а также через MS. Функционально мультиплексор можно изобразить в виде коммутатора, обеспечивающего подключение одного из нескольких входов (их называют информационными) к одному выходу устройства. Кроме информационных входов в мультиплексоре имеются адресные входы и разрешающие (стробирующие). Сигналы на адресных входах определяют, какой конкретно информационный канал подключен к выходу. Если между числом информационных входов n и числом адресных входов m действует соотношение n=2^m, то такой мультиплексор называют полным. Если n<2^m, то мультиплексор называют неполным.

Рассмотрим функционирование двухвходового мультиплексора (2→1), который условно изображен в виде коммутатора, а состояние его входов Х₁, Х₂ и выхода Y приведено в таблице (рис. 16.6).

Рис. 16.6. Двухвходовый мультиплексор

Исходя из таблицы, можно записать следующее уравнение:

.

На рис. 16.7 показаны реализация такого устройства и его условное графическое обозначение. Основой данной схемы является являются две схемы совпадения на элементах И, которые при логическом уровне «1» на одном из своих входов повторяют на выходе то, что есть на другом входе.

Рис. 16.7. Реализация двухвходового мультиплексора

на логических элементах И

Мультиплексоры являются универсальными логическими устройствами, на основе которых создают различные комбинационные и последовательностные схемы. Мультиплексоры могут использовать в делителях частоты, триггерных устройствах, сдвигающих устройствах, для преобразования параллельного двоичного кода в последовательный и др.

Демультиплексором называют устройство, в котором сигналы с одного информационного входа поступают в желаемой последовательности по нескольким выходам в зависимости от кода на адресных шинах. Таким образом, демультиплексор в функциональном отношении противоположен мультиплексору. Демультиплексоры обозначают через DMX или DMS.

Рис. 16.8. Функциональная схема демультиплексора с двумя выходами

Если соотношение между числом выходов n и числом адресных входов m определяется равенством n=2^m, то такой демультипликатор называют полным, при n<2^m демультиплексор является неполным.

Рассмотрим функционирование демультипликатора с двумя выходами, который условно изображен в виде коммутатора, а состояние его входов приведено в таблице (рис. 16.8). Из этой таблицы следует: , т.е. реализовать такое устройство можно так, как показано на рис. 16.9.

Рис. 16.9. Реализация демультиплексора с двумя выходами

на логических элементах И

Функции демультиплексоров сходны с функциями дешифраторов. Дешифратор можно рассматривать как демультиплексор, у которого информационный вход поддерживает напряжение выходов в активном состоянии, а адресные входы выполняют роль входов дешифратора. Поэтому в обозначении как дешифраторов, так и демультиплексоров используются одинаковые буквы – ИД. Выпускают дешифраторы (демультиплексоры) К155ИД3, К531ИД7 и др.

Сумматоры – это комбинационные устройства для сложения чисел. Рассмотрим сложение двух одноразрядных двоичных чисел, для чего составим таблицу сложения (таблицу истинности), в которой отразим значения входных чисел А и В, значение результата суммирования S и значение переноса в старший разряд P (рис. 16.10). Работа устройства, реализующего таблицу истинности, описывается следующими уравнениями: .

Очевидно, что по отношению к столбцу S реализуется логическая функция «исключающее ИЛИ», т.е. S=A B.

Рис. 16.10. Таблица истинности

Устройство, реализующее таблицу (рис. 16.10), называют полусумматором, и оно имеет логическую структуру, изображенную на рис. 16.11. Поскольку полусумматор имеет только два входа, он может использоваться для суммирования лишь в младшем разряде.

Рис. 16.11. Схема полусумматора

При суммировании двух многоразрядных чисел для каждого разряда (кроме младшего) необходимо использовать устройство, имеющее дополнительный вход переноса.

Рис. 16.12. Схема полного сумматора

Такое устройство (рис. 16.12) называют полным сумматором и его можно представить как объединение двух полусумматоров (Р_вх – дополнительный вход переноса).

Сумматор обозначают через SM.