Многоразрядный сумматор

Таким образом, в общем случае для каждого разряда необходима логическая схема с тремя входами a_i, b_i, C_i и двумя выходами S_i, C_{i +1}. Такая схема и есть полный сумматор. Ее можно реализовать с помощью двух полусумматоров. Далее рассмотрим таблицу функционирования. p_i, g_i, r_i — промежуточные величины.

Таблица функционирования многоразрядного сумматора:

Для сложения двух многоразрядных двоичных чисел на каждый разряд необходим один полный сумматор. Только в младшем разряде можно обойтись полусумматором. На рисунке приведена схема, предназначенная для сложения двух четырехразрядных чисел А и В. Эта схема выпускается в интегральном исполнении. В ее младшем разряде также используется полный сумматор, чтобы иметь возможность наращивания разрядности схемы.

Многоразрядный сумматор с последовательным переносом:

Время выполнения операции в сумматоре с последовательным переносом намного больше времени сложения в одноразрядном сумматоре. Действительно, сигнал переноса С ₄только тогда может принять истинное значение, когда будет установлено правильное значение С ₃. Такой порядок выполнения операций называется последовательным переносом (Ripple Carry).

Чтобы уменьшить время операции сложения многоразрядных чисел, можно использовать схемы параллельного переноса (Carry look-ahead). При этом все сигналы переноса вычисляются непосредственно по значениям входных переменных. Для сигнала переноса i -го разряда справедливо соотношение:

C_{i +1} = a_ib_i + (a_i ⊕ b_i) C_i = g_i + p_iC_i

Величины g_i, r_i вычисляются в качестве промежуточных результатов и в полном сумматоре. Следовательно, их получение не требует дополнительных затрат. Сигнал g_i вырабатывается тогда, когда в данном разряде перенос происходит из-за комбинации входных переменных a_i, b_i. Поэтому его называют функцией генерации переноса. Сигнал p_i показывает, передается ли полученный в младшем разряде сигнал переноса C_i дальше. Поэтому он называется функцией распространения переноса.

Таким образом, можно вывести следующие формулы для вычисления сигналов переноса:

C ₁ = g ₀ + p ₀ C ₀
C ₂ = g ₁ + p ₁ C ₁ = g ₁ + p ₁ g ₀ + p ₁ p ₀ C ₀
C ₃ = g ₂ + p ₂ C ₂ = g ₂ + p ₂ g ₁ + p ₂ p ₁ g ₀ + p ₂ p ₁ p ₀ C ₀
C ₄ = g ₃ + p ₃ C ₃ = g ₃ + p ₃ g ₂ + p ₃ p ₂ g ₁ + p ₃ p ₂ p ₁ g ₀ + p ₃ p ₂ p ₁ p ₀ C ₀

Хотя полученные выражения достаточно сложные, время формирования сигнала переноса в любой разряд с помощью вспомогательных функций определяется только временем задержки распространения сигнала на двух элементах. Эти функции реализуются специальным комбинационным устройством — схемой ускоренного переноса.

Схема сумматора с параллельным переносом приведена на рисунке. На другом рисунке изображена схема устройства параллельного переноса в группе из четырех разрядов. Эта схема реализует полученную ранее систему уравнений.

3-хразрядный сумматор можно синтезировать из полусумматора и 2-хразрядного сумматора. Полусумматор будет складывать младшие разряды. После его переполнения сигнал с выхода переноса пойдёт на вход переноса сумматора.

9.4. 3-разрядные сумматоры

Определенным образом соединяя полусумматоры и полные сумматоры друг с другом, получают устройства, одновре- одновременно выполняющие сложение нескольких двоичных разря- разрядов. Устройство, схема которого показана на рис. 9.7, складывает 3-разрядные двоичные числа. Числа-слагаемые обозначены А2Л1А0 и В2В1В0. Сигналы, соответствующие значениям разряда единиц в слагаемых, поступают на входы сумматора разряда единиц (полусумматора). Входными сигналами для полного сумматора разряда двоек являются сигнал переноса с выхода полусумматора (подается на вход Сщ) и значения А± и В1 разряда двоек в слагаемых. Далее сумматор четверок складывает А2, В2 и сигнал переноса с выхода сумматора двоек. На двоичном выходе устройства (показанном в правом нижнем углу рис. 9.7) индицируется искомая двоичная сумма. В резуль- результате сложения двух 3-разрядных двоичных чисел может по- получиться 4-разрядное число, поэтому на индикаторе суммы имеется дополнительный разряд восьмерок. Обратите вни-внимание, что этот разряд связан с выходом (Со) сумматора четверок.

Логика работы рассмотренного 3-разрядного суммато- сумматора ничем не отличается от последовательности операций, выполняемых при сложении вручную (сложение однораз- одноразрядных чисел плюс перенос в следующий разряд). Однако электронный сумматор выполняет эти операции во много раз быстрее. Еще раз отметим, что в многоразрядных сум- сумматорах полусумматоры используются только для сложе-сложения в разряде единиц; во всех других разрядах используют- используются полные сумматоры. Рассмотренный нами 3-разрядныйсумматор называется параллельным сумматором. В параллельном сумматоре информационные биты Есех разрядов поступают на входы одновременно. Результат (сумма) появляется на выходе практически мгновенно. Па- Параллельный сумматор на рис. 9.7 относится к классу комби- наиионных логических схем. Для фиксации данных на вхо- входах и выходах сумматоров обычно используются раз-различные дополнительные регистры.

3. Соты с одинаковыми частотами должны быть разнесены в пространстве на расстояние не меньше чем 3R, а второе требование гласит, что С/I должен быть не меньше 12 дБ, при наличие в сети 6 сот одинаковыми частотами. Определить С/I если известны следующие параметры: , , , (для открытой местности), .