Связь между компонентами компьютера через магистраль

Операция на системной магистрали начинается с того, что управляющий модуль устанавливает на шине кодовое слово модуля - отправителя и активизирует линию строба отправителя. Это позволяет модулю, кодовое слово которого установлено на шине, понять, что он является отправителем. Затем управляющий модуль устанавливает на кодовое слово модуля - получателя и активизирует линию строба получателя. Это позволяет модулю, кодовое слово которого установлено на шине, понять, что он является получателем.

После этого управляющий модуль возбуждает линию строба данных, в результате чего содержимое регистра отправителя пересылается в регистр получателя. Этот шаг может быть повторен любое число раз, если требуется передать много слов. Данные пересылаются от отправителя получателю в ответ на импульс, возбуждаемый управляющим модулем на соответствующей линии строба. При этом предполагается, что к моменту появления импульса строба в модуле - отправителе данные подготовлены к передаче, а модуль - получатель готов принять данные. Такая передача данных носит название синхронной (синхронизированной).

Процессы на магистралях могут носить асинхронный характер. Передачу данных от отправителя получателю можно координировать с помощью линий состояния, сигналы на которых отражают условия работы обоих модулей. Как только модуль назначается отправителем, он принимает контроль над линией готовности отправителя, сигнализируя с ее помощью о своей готовности

принимать данные. Модуль, назначенный получателем, контролирует линию готовности получателя, сигнализируя с ее помощью о готовности принимать данные.

При передаче данных должны соблюдаться два условия. Во-первых, передача осуществляется лишь в том случае, если получатель и отправитель сигнализируют о своей готовности. Во-вторых, каждое слово должно передаваться один раз. Для обеспечения этих условий предусматривается определенная последовательность действий при передачи данных. Эта последовательность носит название протокола.

В соответствии с протоколом отправитель, подготовив новое слово, информирует об этом получателя. Получатель, приняв очередное слово, информирует об этом отправителя. Состояние линий готовности в любой момент времени определяет действия, которые должны выполнять оба модуля.

Каждый шаг в передаче данных от одной части системы к другой называется циклом магистрали (или часто машинным циклом). Частота этих циклов определяется тактовыми сигналами ЦП. Длительность цикла магистрали связана с частотой тактовых сигналов.

28. Обмен данными между оперативной памятью и кэш.

Кэш является дополнительным и быстродействующим хранилищем копий блоков информации основной памяти, к которым, вероятно, в ближайшее время будет обращение. Кэш не может хранить копию всей основной памяти.
При каждом обращении к кэшируемой памяти контроллер кэш-памяти по каталогу проверяет, есть ли действительная копия затребованных данных в КЭШе. Если она там есть, то это случай кэш-попадания и обращение за данными происходит только к кэш-памяти. Если действительной копии там нет, то это случай кэш-промаха и данные берутся из основной памяти. В соответствии с алгоритмом кэширования блок данных, считанный из основной памяти при определенных условиях, заместит один из блоков КЭШа.
В современных компьютерах кэш обычно строится по двухуровневой схеме. Первичный кэш (L1) встроен во все процессоры класса 486 и старше. Его объем 8-32 Кбайт. Он работает на внутренней тактовой частоте процессора. Вторичный кэш (L2) обычно устанавливается на системной плате. В Pentium синхронный кэш L2 расположен в одном корпусе с процессором и работает на его внутренней частоте.

Кэш-контроллер должен обеспечивать когерентность– согласованность данных кэш-памяти обоих уровней с данными в основной памяти.
Контроллер КЭШа оперирует строками фиксированной длины. Строка может хранить копию блока основной памяти, размер которого совпадает с длиной строки. С каждой строкой КЭШа связана информация об адресе скопированного в ней блока основной памяти, и признаки ее состояния. Строка может быть действительной, – это означает, что в текущий момент времени она достоверно отражает соответствующий блок основной памяти, или недействительной.
Возможен вариант секторированного КЭШа, при котором одна строка содержит несколько смежных ячеек – секторов, размер которых соответствует минимальной порции обмена данных КЭШа с основной памятью. При этом в записи каталога, соответствующей каждой строке, должны храниться биты действительности для каждого сектора данной строки. Секторирование позволяет экономить память, необходимую для хранения каталога при увеличении объема КЭШа Запись блока, не имеющего копии в КЭШе, производится только в основную память.
Существует два основных алгоритма записи данных из КЭШа в основную память: сквозная запись WT (Write Through) и обратная запись WB (Write Back).

Алгоритм WT предусматривает выполнение каждой операции записи (даже однобайтной), попадающей в кэшированный блок, одновременно и в строку КЭШа и в основную память. При этом процессору при каждой операции записи придется ожидать окончания относительно длительной записи в основную память.

Алгоритм WB позволяет уменьшить количество операций записи на шине основной памяти. Если блок памяти, в который должна производиться запись, отображен и в КЭШе, то физическая запись сначала будет произведена в эту действительную строку КЭШа, и она будет отмечена как грязная, или модифицированная, т.е. требующая выгрузки в основную память. Только после этой выгрузки строка станет чистой, и ее можно будет использовать для кэширования других блоков без потери целостности данных. В основную память данные переписываются только целой строкой или непосредственно перед ее замещением в КЭШе новыми данными.
В зависимости от способа определения взаимного соответствия строки КЭШа и области основной памяти различают три архитектуры кэш-памяти:
- кэш прямого отображения;
- полностью ассоциативный кэш;
- частично или наборно-ассоциативный кэш.