Логические элементы с тремя выходными состояниями (Z-состояние)

Когда VT3 заперт, схема действует подобно обычному логическому элементу 2И-НЕ, т.к. VD1 смещен в обратном направлении. Если VT3 открыт, VD1 также открыт. U в точке А близко к нулю и VT6 заперт. VT5 также заперт, т.к. на эмиттере VT4, который связан с коллектором VT3, логический ноль. Следовательно, VT7 также заперт, и выходной вывод окажется отсоединенным от входных цепей и обеих шин питания. При этом уменьшается также потребляемая микросхемой мощность.

Сравнительные характеристики серии логических микросхем.

Элементы КМОП и ЭСЛ

серия параметр нагрузка вид
отеч. зарубеж. Рпотр,мВт tзд, нс Епотр,мДж Сн, пФ Rн, кОм
  74L           базовые
155(133)           0,4
  74H         0,28
  74LS   9,5       Шотки
  74S         0,28
  74ALS 1,2   4,8     мод. Шотки
  74F         0,28
(~1530) 74AS 8,0(30) 1,75 14(55) - - сверх быстр. Шотки
  74AC 0,025 3,5 0,009   0,2 КМОП с возм. ТТЛ
  74HC 0,025   0,025   0,2
  H4000 0,025   0,1     КМОП обыч.мод.

Eпотр = Pпотрtзд =>если tздуменьшить в nраз, то Pпотр увеличится в 2nраз.


Понравилась статья? Добавь ее в закладку (CTRL+D) и не забудь поделиться с друзьями:  



double arrow
Сейчас читают про: