Запоминающие элементы статических ОЗУ

Микросхемы памяти изготовляются методами полупроводниковой технологии при использовании в качестве исходных материалов кремния, арсенида галлия, аморфных полупроводников или структур «кремний на сапфире». В настоящее время кремний остается основным материалом для изготовления микросхем памяти.

Особенности различных типов микросхем памяти определяются типом использованных в них запоминающих элементов, дешифраторов, формирователей сигналов записи-считывания и буферных каскадов. В большинстве статических микросхем памяти эти схемы реализованы на базе биполярных элементов ТТЛ, ТТЛШ, ЭСЛ или на базе элементов КМОП структур.

На рис. 4.29 приведена принципиальная электрическая схема ЗЭ на биполярных транзисторах. Данный элемент использует технологию ТТЛ и предназначен для применения в ЗУ с двухмерной адресацией. Его основу составляют два инвертора, выполненных на трехэмиттерных транзисторах VT1 и VT2. Инверторы включены последовательно и охвачены глубокой положительной обратной связью (ПОС). Две пары попарно объединенных эмиттеров транзисторов образуют выводы выборки элемента CS1 и CS2. Третья пара эмиттеров транзисторов образует прямой Р ₁и инверсный Р ₂выходы элемента, которые через входные сопротивления усилителя считывания (см. рис. 4.29) подключены к общей шине.

Рис. 4.29. Принципиальная электрическая схема ЗЭ
на основе биполярных транзисторов

В режиме хранения на один или оба выхода выборки
(CS1, CS2)ЗЭ подается напряжение низкого уровня. При этом триггер, образованный инверторами, находится в одном из устойчивых состояний. Предположим, что транзистор VT1 насыщен, a VT2 заперт. Весь ток насыщенного транзистора VT1 замыкается через один из выводов выборки элемента на общую шину. Поэтому в цепи вывода Р ₁ ток отсутствует и информация из ЗЭ не попадает на вход усилителя считывания (U_{R вх.ус} = 0).

Для считывания информации на оба входа выборки элемента необходимо подать напряжение высокого уровня. При этом единственным путем протекания тока насыщенного транзистора остается выходной вывод Р ₁ ЗЭ. Этот ток создает на входном сопротивлении усилителя считывания напряжение U_{R вх.ус}, полярность которого соответствует записанной в элемент информации. Следует отметить, что при считывании из элемента информации она не теряется. При подаче на один или оба входа выборки напряжения низкого уровня триггер продолжает оставаться в том же состоянии.

При необходимости записать в элемент новую информацию на него также первоначально подаются сигналы выборки. После чего на внешних шинах устанавливается полярность напряжения, соответствующая новой информации. Для рассматриваемого случая на вывод Р ₁подается напряжение высокого уровня, а на Р ₂ – низкого уровня. При этом, так как все цепи протекания эмиттерного тока транзистора VT1 оказываются разорванными, на его коллекторе формируется напряжение высокого уровня. Это напряжение насыщает транзистор VT2,который, формируя на своем коллекторе напряжение низкого уровня, подтверждает запертое состояние транзистора VT1. В ЗЭ записывается новая информация. После снятия с элемента сигналов выборки новая информация будет храниться в триггере до момента очередной перезаписи.

4.4.3. Оперативные запоминающие
устройства динамического типа

Запоминающие элементы динамических ОЗУ построены на базе МОП-транзисторов. Здесь используется тот факт, что у МОП-транзистора высокое входное сопротивление. Это позволило построить схемы ЗЭ, у которых входной ток близок к нулю. В основу положен принцип накопления и восстановления – регенерации – заряда на затворе МОП транзистора. Основой ЗЭ является паразитная емкость С _п, накапливающая заряд. Из-за постепенного разряда С _п за счет токов утечки необходимы схемы восстановления, регенерации заряда. Периодическое, а не постоянное поступление энергии в ЗЭ позволяет сократить потребляемую мощность и упростить схему, что снижает размер площади и увеличивает плотность компоновки на кристалле. На рис. 4.30 приведена схема ЗЭ динамического типа. В режиме записи VT1 и VT3 совмещают функции возбуждения разрядных шин и нагрузки для транзисторов триггера VT2, VT4.

В режиме записи подаются положительный импульс в адресную шину ША и отрицательный – в разрядную шину ШР0 либо ШР1 в зависимости от того, записывается логический «0» или логическая «1». При этом VT1 или VT3 открывается, информация заносится в триггер. Информация хранится в виде зарядов паразитных емкостей С _п1и С _п2,причем «0» хранится неограниченное время, а «1» из-за токов утечки должна периодически восстанавливаться. Для регенерации информации периодически возбуждается шина ША и одновременно на разрядные шины подается одинаковое по знаку напряжение низкого уровня в случае p-канальных транзисторов. В этом состоит одна из отличительных особенностей динамических ОЗУ.

Рис. 4.30. Динамические ЗЭ на МОП-транзисторе

В режиме считывания возбуждают ША, как бы подключая источник питания к триггеру, и ток считывания через VT1 или VT3 поступает в соответствующую ШР – в ШР0, если хранился «0», или в ШР1, если хранилась «1».