Параллельный регистр

Параллельным называют регистр, в который n-разрядное двоичное слово записывается одновременно по всем n разрядам. Аналогичным образом осуществляется считывание хранящегося в регистре слова – одновременно по всем его разрядам. При считывании информация, хранящаяся в регистре, сохраняется, т.е. выдается ее копия. Параллельный регистр часто именуют регистром памяти. Основу регистров памяти составляют одноступенчатые синхронные D- или RS-триггеры. В этом качестве могут применяться и JK-триггеры, но их возможности больше, чем требуется для регистров памяти. Пример схемной реализации четырехразрядного регистра памяти приведен на рис. 1.

Рис. 1. Регистр памяти: а) схема; б) условное изображение

В качестве элементов регистра здесь использованы синхронные D-триггеры. Из схемы следует, что отдельные разряды регистра памяти не обмениваются данными между собой. Общими для разрядов регистра являются цепи управления: синхронизации или разрешения записи (С) и сброса или начальной установки “0”. Из принципа работы синхронного D-триггера следует, что разряды числа А=а ₃ а ₂ а ₁ а ₀ запишутся в соответствующие триггеры только после подачи сигнала (импульса) на вход синхронизации С, т.е. при С=1. После смены сигнала на входе С на “0” триггеры переходят в режим хранения. В это время на входы D триггеров можно подать следующее слово, например, В=b ₃ b ₂ b ₁ b ₀, которое при появлении сигнала С=1 запишется в регистр. Считывание слова осуществляется с прямых () выходов триггеров (возможно считывание и с инверсных выходов – ). Для установки триггеров в нулевое состояние применяется специальная шина “Уст. “0”, связанная с асинхронными R-входами каждого триггера.