Считывание информации

Информация, хранимая в регистрах, может передаваться во внешние схемы однофазным или парафазным способом в прямом или обратном коде. Для реализа­ции микроопераций считывания к выходам каждого триггера подключаются комби­национные схемы, образующие выходную логику регистра.

Схемы выходной логики строятся на основе следующих поразрядных логиче­ских уравнений:

• для считывания однофазным прямым или обратным кодом

Ш_i = Y_пр Q_i v Y_об (5.3)

• для считывания парафазным прямым или обратным кодом

Ш_i = Y_npQ_i v Y_пр ; Ш_i = Y_o6 v Y_o6Q_i (5.4)

где Y_пр и Y_o6 — управляющие сигналы выдачи соответственно прямого или обратно­го кода;

Q_i и Q_i — прямое и инверсное значение, выхода r'-го разряда регистра;

Ш_i — разряд однофазной шины данных;

Ш_i и Ш_i — разряды парафазной шины данных.

Очевидно, что управляющие сигналы Y_пр и Y_об не должны совпадать во време­ни.

Схемы выходной логики для i-го разряда на основе уравнений (5.3) и (5.4) по­казаны на рис. 5.5.

Рисунок 5.5-Схемы выходной логики i-разряда для считывания информации:

а) однофазным кодом; б) парофазным кодом