Сумматоры. Определения, параметры и классификация

Теоретические сведения

Сумматор – логический операционный узел ЭВМ, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков числа, выравнивание порядков слагаемых и т.п. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ), процессорных элементах, ядром которых являются сумматоры.

Сумматоры классифицируют по различным признакам [1] – [14].

По количеству одновременно обрабатываемых чисел:

- одноразрядные,

- многоразрядные.

По числу входов и выходов одноразрядные сумматоры делят на:

- четвертьсумматоры (элементы “сумма по mod 2”; элементы “исключающее ИЛИ”), характеризующиеся наличием двух входов, на которые подаются одноразрядные числа, и одним выходом, на котором реализуется арифметическая сумма в данном разряде;

- полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноразрядные числа, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом перенос в следующий (старший) разряд;

- полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом перенос в следующий (старший) разряд.

По способу представления и обработки данных, многоразрядные сумматоры подразделяются на:

- последовательные, в которых обработка данных ведётся поочерёдно, разряд за разрядом на одном и том же оборудовании;

- параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.

Параллельный сумматор в простейшем случае представляет собой n-одноразрядных сумматоров, последовательно (от младших разрядов к старшим) соединённых цепями переноса. Однако такая схема сумматора характеризуется сравнительно невысоким быстродействием, так как формирование сигналов суммы и переноса в каждом i-м разряде производится лишь после того, как поступит сигнал переноса с i-1-го разряда. Таким образом, быстродействие сумматора определяется временем прохождения сигнала по цепи переноса. Уменьшение этого времени – основная задача при построении параллельного сумматора.

Для повышения скорости распространения переноса применяют:

конструктивные решения, когда используют в цепи переноса наиболее быстродействующие элементы; тщательно выполняют монтаж без длинных проводников и паразитных емкостных составляющих нагрузки и (наиболее часто) структурные методы ускорения прохождения сигнала переноса.

По способу организации межразрядных переносов параллельные сумматоры, реализующие структурные методы, делят на сумматоры:

- с последовательным переносом;

- с параллельным переносом;

- с групповой структурой;

- со специальной организацией цепей переноса.

В сумматорах с групповой структурой разрядная сетка разделена на поля, обрабатываемые группами разрядных схем. В общем случае поле имеет различное число разрядов. В группах и между ними могут применяться разные способы переносов, причем в наименованиях сумматоров вначале указывается вид переноса внутри группы. Например, термин “сумматор с параллельно- параллельным переносом” указывает на сумматор с групповой структурой, в котором в группах и между ними осуществлён параллельный перенос. Дальнейшим развитием идей, положенных в основу сумматора с групповой организацией, явилось создание так называемых сверхпараллельных сумматоров [1].

Построение сумматоров с групповой структурой обеспечивается функциональным составом современных серий элементов. В частности, многие серии элементов содержат схемы ускоренного переноса, в которых реализованы функции генерации и распространения переносов и вырабатываются сигналы параллельных переносов, позволяющие применять ускоренные переносы на различных уровнях сумматора, т.е. в группах и между ними.

Среди сумматоров со специальной организацией цепей переноса можно указать:

- сумматоры со сквозным переносом, в которых между входом переноса и выходом переноса одноразрядного сумматора оказывается наименьшее число логических уровней [1];

- сумматоры с двухпроводной передачей сигналов переноса [1], [10];

- сумматоры с условным переносом (вариант сумматора с групповой структурой) [8];

- асинхронные сумматоры вырабатывают признак завершения операции суммирования, при этом среднее время суммирования уменьшается, поскольку оно существенно меньше максимального.

Синхронные сумматоры имеют постоянное время, отводимое для суммирования, независимое от значений слагаемых.

По способу выполнения операции сложения и возможности сохранения результата сложения можно выделить два основных вида сумматоров:

- комбинационный, выполняющий микрооперацию S:=A+B, в котором результат выдаётся по мере его образования (это комбинационная схема в общепринятом смысле слова);

- накапливающий, выполняющий микрооперацию S:=S+A, в котором результат сложения запоминается.

Накапливающий сумматор строится либо на счетных триггерах (сейчас практически не используется), либо по структуре комбинационный сумматор – регистр хранения (сейчас наиболее употребляемая схема).

В зависимости от системы счисления различают следующие сумматоры:

- двоичные;

- двоично-десятичные (в общем случае двоично-кодированные);

- десятичные;

- прочие.

Важнейшими параметрами сумматоров являются следующие:

- разрядность;

- статические параметры: , , и т.д., т.е. обычные параметры ИС;