Техническая структура ПИ на основе ИВК-АДК

На рис. 3.1 представлена «прозрачная» структура агрегатирования ИВК-АДК парков (СГ) с ПК ПИ. Основным требованием к ПК ПИ является обеспечение следующих возможностей:

- соединение 1 с другими ПИ (расширение для крупных СС и удаленных объектов информатизации);

- интеграция 2 (при необходимости) с дополнительной аппаратурой СЦБ для нужд ПИ (COM: RS 232/RS 232-модем, RS 422/RS 485 или Ethernet);

- подключение 3 мобильных (для составителей, операторов ПТО, ПКО, СТЦ и др.) и стационарных АРМов (для ДСЦ, ДСЦС, ДСПГ, ДСПП, ДСПФ, ДСПО, ТЧД и др.);

- связь 4 с сервером АСУ СС;

- выход 5 в канал СПД для взаимодействия с АРМами удаленных пользователей.

Рис. 3.1. Техническая структура агрегатирования ИВК-АДК с ПИ СС

При такой архитектуре диагностируемых устройств СЦБ (состояние реле путевых и стрелочных, сигнальных, маневровых, маршрутных, положения стрелок, сигналов ДСО и др.) непрерывно перекачиваются в ПК ПИ для ведения моделей поездной и маневровой работы в парках СС.

Рекомендуемый состав ПК ПИ:

- системный блок: Pentium 4, 1 Gb SDRAM, HDD 80 Gb, DVD-ROM, FDD 3,5”;

- монитор LCD 15” и более;

- клавиатура;

- манипулятор «Мышь»;

- принтер формата А4;

источник бесперебойного питания типа АРС Smart-UPS 700 VA.

Компьютер должен быть оборудован последовательным (COM) и параллельным (LPT) портами, сетевым разъемом (Rj 45), разъемом для подключения звукового устройства и монитора (VGA).

В качестве ОС предпочтительно использовать систему QNX с графическим интерфейсом Photon.

Выполнение основных функций программного обеспечения ПИ должно осуществляться на основе результатов мониторинга состояния РЦ, положения стрелок, состояния светофоров, ДСО, устройств КЗП и др., полученных с ИВК-АДК.

Изображенные на рис. 3.1 блоки автоматики входят в состав ИВК и обеспечивают по каждому парку (кроме основных задач диагностирования) ввод и первичную обработку дискретных и аналоговых сигналов под управлением ЦБС. В качестве устройств ввода дискретных и аналоговых сигналов используются соответственно модули МДВ и МАВ. Для аналогового ввода информации от удаленных объектов контроля используются модули УГР.

Предложенная архитектура ядра ПИ на базе соответствующих ИВК парков не ограничивает создание на основе дополнительного ПК БЗ, содержащей набор продукционных правил, используемых на этапе автоматического принятия решений.

Тогда, безотносительно к какому парку или СГ относится ПИ, ее базовая структура приобретает вид, представленный на рис. 3.2.

Рис. 3.2. Базовая структура ПИ

Здесь БА представляют собой набор модулей ИВК-АДК, снимающих сигналы с устройств СЦБ. БЛС предназначен для обеспечения информационной увязки ПК ПИ, БД, БЗ и АРМов посредством коммутатора промышленного исполнения по технологии Ethernet. Связь между компьютерами организуется с помощью локальной сети на базе интерфейсов Ethernet, подключенных к БЛС. Каждый компьютер имеет свой IP-адрес для однозначной идентификации в сети.

Программное обеспечение, например, АРМ ДСПГ служит для получения данных из АСУ СС, отображения информации о составах, готовых к роспуску, редактирования СЛ и передачи к исполнению, отображения программы роспуска составов, ведения модели накопления, выдачи информации о «чужаках», отсутствии проходов, наличии вагонов с опасным материалом ВМ и др.

На мониторах АРМов эксплуатационного персонала отображаются результаты информатизации. Сюда относятся графики исполненной работы, заполнение путей, местонахождение локомотивов, виды обязательных работ маневровыми локомотивами, готовность составов к надвигу или отправлению, возникновение опасных оперативно-технологических ситуаций в парках или на СГ и т.д.

АРМы удаленного пользователя могут быть установлены на рабочих местах начальника станции, заместителя по оперативной работе, ДГП, ДНЦ и других руководителей верхних уровней управления перевозками.

3.2 Структурно-функциональная компоновка ПИ на базе
одноплатных ПК и интерфейсных модулей сопряжения
с устройствами СЦБ

На СС, где отсутствуют в парках и СГ вышеописанные АДК-СЦБ, проблема создания ПИ может быть решена без каких-либо ограничений за счет функциональной компоновки ПК и современных модулей ввода, вывода, ввода-вывода, преобразования первичной дискретной и аналоговой информации, сопряженных с устройствами СЦБ.

К настоящему времени уже накоплен богатый положительный опыт такого сопряжения на основе различных семейств функциональных модулей. Здесь имеются в виду модули сопряжения в микропроцессорных
ЭЦ-МПК, РПЦ «ДОН», ДЦ-МПК, ДЦ «Юг» с РКП, АСДК, ДЦ «Сетунь», КГМ ПК и др.

Ниже произведен выбор и дано описание наиболее приемлемых
в контексте решаемой проблемы функциональных элементов из семейства модулей ИВК-АДК [15], а также отдельных плат, используемых в системах ДЦ при формировании информационных массивов телесигнализации [8].

Используя опыт разработки АДК-СЦБ, целесообразно ввод и первичную обработку дискретных и аналоговых сигналов производить под управлением разрешенного к применению ранее оговоренного модуля ЦБС, структурная схема которого изображена на рис. 3.3 и содержит:

1 – элемент сопряжения и гальванической развязки цепей связи с ПК типа RS-232/RS-485;

2 – элемент стабилизации напряжения питания +5В;

3 – элемент гальванической развязки цепей приема (RX);

4 – преобразователь напряжения для получения гальванически развязанного напряжения + 9В;

5 – преобразователь напряжения для получения гальванически развязанного напряжения ±12В, питающего цепи стыка RS-232;

6 – элементы гальванической развязки цепей передачи (ТХ);

7 – микроконтроллер PIC16F877, управляющий работой модуля.

Рис. 3.3. Структурная схема модуля ЦБС

ЦБС имеет 12 линий передачи (ТХ0 – Т11) типа «однополярная токовая петля» и 16 линий приема (RX0 – RX15) цифровой информации того же типа. По линиям передачи ЦБС может посылать команды и биты синхронизации. Модуль ввода/вывода, получивший и расшифровавший команду, на каждый бит (0, 1, 0... – меандр) последующей синхронизации передает один бит информации на одну из линий приема модуля ЦБС. ЦБС воспринимает информацию, формирует пакеты 8-битового последовательного кода (а в конце каждого цикла – контрольную сумму сообщения в целом) и передает в ПК по стыку RX-232(RX-485). Команда, передаваемая из ЦБС модулям ПИ, может содержать дополнительную информацию для управления. Исходя из числа дискретных сигналов ввода, вывода и аналоговых сигналов ввода, допустимого временного цикла обновления информации и пропускной способности каналов связи, определяется количество ЦБС. Так, например, при цикле опроса 50 мС и максимальной скорости передачи F пep = 115 кбит/с с учетом дополнительной передачи служебной и диагностической информации один ЦБС может передать в персональный компьютер информацию о 3 000 дискретных сигналов или
375-ти аналоговых. Количество модулей ввода/вывода определяется делением числа соответствующих сигналов ПИ на число входных каналов модуля с учетом гальванической связи сигналов.

Модули дискретного ввода входят в состав устройств сопряжения
с объектом и являются техническими средствами приема сигналов с элементами входной цепи. Принцип работы таких устройств можно рассмотреть на примере известного, используемого в системах ДЦ модуля М201 [8], функциональная схема которого приведена на рис. 3.4.

Устройство преобразует поступающие на 32 входа сигналы высокого уровня (напряжением 24В + 10 % постоянного тока) и низкого уровня (напряжением < 2,4 В) в два 16-разрядных слова и осуществляет их передачу в контроллер при его обращении к устройству. Входная цепь каждого канала ввода состоит из последовательно соединенных резистора R номиналом 2,4 кОм и светодиода оптопары D1. С выхода оптопары сигнал поступает на RC-фильтр и далее на триггер Шмидта D2. Триггеры Шмидта выполняют роль приемных регистров, с которых информация считывается через коммутатор параллельным кодом по 16 бит и пересылается в ОЗУ контроллера по командам процессора.

Адреса приемных регистров модуля лежат в общем адресном пространстве контроллера в диапазоне 160000 – 1777777 и устанавливаются
с помощью переключателя, смонтированного на печатной плате модуля.

Рис. 3.4. Функциональная схема приема дискретных сигналов
с элементами входной цепи: а – функциональная схема устройства приема дискретных сигналов М201; б – элементы входной цепи

Считывание информации из модуля М 201 в ОЗУ контроллера выполняется за два цикла. ВВОД производится в следующей последовательности (процессор является активным устройством, модуль М201 – пассивным устройством):

1) активное устройство в адресной части цикла передает по линиям АД15-АД00 адрес и вырабатывает сигнал «Выбор внешнего устройства –ВУ»;

2) после установки адреса активное устройство вырабатывает сигнал «Синхронизация активного устройства в циклах обмена данными – ОБМ», предназначенный для запоминания адреса во входной логике модуля ввода;

3) пассивное устройство декодирует адрес и запоминает его;

4) активное устройство снимает адрес с линий АД15-АД00, очищает линию ВУ, вырабатывает сигнал «Ввод данных (чтение) – ДЧТ», сигнализируя о готовности принять данные и ожидает поступления ответного сигнала «ответ пассивного устройства – ОТВ»;

5) пассивное устройство помещает данные на линии АД15-АД00 и вырабатывает сигнал ОТВ, сигнализирующий о наличии данных в канале;

6) активное устройство принимает сигнал ОТВ, принимает данные и снимает сигнал ДЧТ;

7) пассивное устройство снимает сигнал ОТВ, завершая операцию передачи данных;

8) активное устройство снимает сигнал ОБМ по заднему Фронту сигнала ОТВ, завершая канальный цикл ВВОД.

Для съема информации о состоянии устройств и схем управления используются контактные группы реле на переключение (тройники). Принцип подключения контактов реле показан на рис. 3.5 [8].

Рис. 3.5. Схема матричного ввода информации в ПИ с устройств ЭЦ

В схеме приняты следующие обозначения:

- А1-А15 – адресные (групповые) провода;

- Д1-Д24 – цепи ввода данных с фронтовых контактов реле;

- Д1И-Д24И – цепи ввода данных с тыловых контактов реле;

- К1-К15 – цепи ввода обратного адреса.

Контакты реле с развязывающими диодами образуют матрицу размером 14x24, где 14 – число групп, 24 – число тройников в группе.

Каждые 24 тройника, входящие в группу, своими общими контактами через диоды подключены к своему групповому проводу, а фронтовые
и тыловые контакты тройников подключены к цепям ввода данных соответственно Д1-Д24 и Д1И-Д24И, которые подаются на входы модулей ввода М201 основного и резервного комплектов.

Групповые провода подключаются к стойке обоими концами. На первый тройник группы контактов (начало группы) провод поступает
с модуля вывода адреса группы, провод с последнего тройника (конец группы) с целью контроля правильности адресации подан на вход модуля ввода данных М201 (А4).

Управление вводом осуществляет тот комплект микроконтроллера, который в данный момент является рабочим. На рис. 3.5 это основной комплект, к модулю М203.1 (A3) которого фронтовым контактом реле Р подключен «–» М источника питания.

Ввод данных осуществляется циклически каждые 300 мс одновременно в основной и резервный комплекты микроконтроллера за 16 тактов.

В исходном состоянии транзисторы VT1-VT15 модуля ввода М203.1(АЗ) закрыты, потенциал групповых проводов 01–15 равен «+» П источника питания и входные цепи модулей ввода обесточены.

В первом такте ввода информации открывается транзистор VT1 и на адресном проводе А1 через фронтовой контакт реле Р и переход эмиттер-коллектор транзистора Т1 появляется «–» источника питания. Вследствие этого входные цепи модулей ввода, подключенные к замкнутым контактным реле первой группы, оказываются под током, что соответствует логической 1 на входе, а входные цепи, подключенные к разомкнутым контактам реле, будут обесточены, что соответствует логическому 0. Например, если реле 1ПК без тока на входах Д1, Д1И установлен сигнал 01; на входах Д2, Д2И, вследствие того, что реле 1МК находится под током, установлен сигнал 10 и т.д.

Эти сигналы через входные оптроны передаются в приемные регистры модулей ввода, откуда затем считываются в ОЗУ контроллера и проверяются на достоверность. Если с контактов реле поступил сигнал 00 или 11, данные о состоянии реле считаются недостоверными, так как у реле обязательно должен быть замкнут один и только один контакт – тыловой или фронтовой. Прием сигнала 11 свидетельствует о наличии сообщений
в цепях ввода информации, а сигнала 00 – о наличии обрывов.

Во втором такте открывается транзистор VT2 и к модулям ввода подключается вторая группа контактов реле: С, МС и др., информация
с которых также поступает в контроллер. Затем опрашивается третья группа и т.д.

Ввод данных завершается на 14-м такте. Такты 15-й и 16-й используются для диагностики модулей ввода.

15-ю группу образуют диоды, подключенные ко всем 48 линиям ввода. Поэтому на 15-м такте опроса матрицы контроллер должен зафиксировать 48 логических единиц.

16-й такт считывания данных выполняется при закрытых транзисторах VT1-VT15, при этом контроллер должен получить из регистров модулей ввода 48 логических нулей.

Другие результаты считывания в двух последних тактах свидетельствуют о наличии неисправностей в модулях ввода.

Наиболее «ходовым» и вполне приемлемым альтернативным вариантом при компоновке ПИ является модуль дискретного ввода, структурная схема которого представлена на рис. 3.6 [14].

Рис. 3.6. Структурная схема модуля МДВ

Схема модуля содержит:

- 1 – группы входов с одним общим проводом в группе, имеющих оптронную развязку со стробированием входных каскадов и выходами на мультиплексированную шину данных (ШД);

- 2 – DIP – переключатель режимов работы модуля;

- 3 – элементы гальванической развязки цепей обмена информацией с концентратором связи ЦБС (рис. 3.4, б);

- 4 – элемент стабилизации напряжения питания +5 В;

- 5 – микроконтроллер PIC16F876, управляющий работой модуля.

Микроконтроллер обеспечивает управление столбцами матрицы, подключая соответствующий столбец к мультиплексированной шине данных. Имеется возможность подключать до 8 столбцов по 8 строк в каждом. Этим обеспечивается опрос до 64-х каналов ввода. Информация о состоянии контролируемых сигналов передается в модуль ЦБС.

Шестиразрядный DIP-переключатель используется для выбора режима работы модуля обработки сигналов постоянного или переменного тока, мигающих, кодированных и других сигналов.

В каждой ПИ возникает необходимость использования модулей дискретного ввода и индикации.

Структурная схема такого модуля МДВИ приведена на рис. 3.7.

Рис. 3.7. Структурная схема модуля МДВИ

Схема модуля содержит:

- 1 – группы входов с одним общим проводом в группе, имеющих оптронную развязку со стробированием входных каскадов и выходами на мультиплексированную шину данных (ШД);

- 2 – элемент стабилизации напряжения питания +5 В;

- 3 – элементы гальванической развязки цепей обмена информацией с концентратором связи ЦБС;

- 4 – две линейки (2x6) светодиодных индикаторов с ключевыми элементами для их динамического управления;

- 5 – микроконтроллер PIC 16F877, управляющий работой модуля.

Микроконтроллер обеспечивает управление столбцами матрицы, подключая соответствующий столбец к мультиплексированной шине данных. Имеется возможность подключать до 4 столбцов по 4 строки в каждом. Этим обеспечивается опрос 16 каналов ввода. Информация о состоянии контролируемых сигналов передается в модуль ЦБС.

Матрица выдачи информации на 7-ми сегментные светодиодные индикаторы включает 6 столбцов и 14 строк. Управляя столбцами по шине управления (ШУ), модуль последовательно подключает по 2 индикатора
к мультиплексированной шине информации (ШИ), по которой передается информация на индикатор для засветки. Информацию для засветки на индикаторах модуль получает от центрального контроллера ЦБС.

Для вывода дискретных сигналов и управления вполне приемлемым является модуль М203.1 [8].

Рассмотрим алгоритм вывода параллельного двоичного кода из контроллера для передачи на объекты управления на примере широко используемого модуля M203.1. Функциональная схема такого устройства приведена на рис. 3.8.

Рис. 3.8. Функциональная схема устройства дискретного вывода

Модуль имеет 32 выходных канала типа «открытый коллектор».
Выходные транзисторы находятся в открытом или закрытом состоянии
в зависимости от содержания двух 16-разрядных регистров модуля (в которые процессор в двоичном коде записывает команды управления устройствами, подключенными к модулю). Сигналы с регистров передаются на выходные транзисторы через оптроны, обеспечивающие гальваническую развязку между внутренними и внешними цепями модуля, а также между каналами.

Адреса приемных регистров лежат в общем адресном пространстве контроллера и устанавливаются с помощью переключателя. Приемные регистры доступны как для записи, так и для чтения, что позволяет программно контролировать состояние выходных оптопар.

Запись информации в регистры модуля выполняется в цикле ВЫВОД в следующем порядке:

1) активное устройство в адресной части цикла передает по линиям АД15-АД00 адрес, а также сигнал ВУ. Кроме того, в цикле ВЫВОД в адресной части всегда вырабатывается сигнал «Признак записи байта – ПЗП»; после установки адреса вырабатывается сигнал ОБМ, выполняющий ту же функцию, что и в цикле ВВОД;

2) пассивное устройство дешифрирует адрес и запоминает его;

3) активное устройство снимает адрес с линии АД15-АД00, очищает линию ВУ и снимает сигнал ПЗП; после этого активное устройство помещает данные на линии АД15-АД00 и вырабатывает сигнал ДЗП;

4) пассивное устройство принимает данные с линий АД15-АД00 и вырабатывает сигнал ОТВ, означающий, что данные приняты пассивным устройством;

5) активное устройство, получив сигнал ОТВ, освобождает линию ДЗП и снимает данные с линий АД15-АД00;

6) пассивное устройство снимает сигнал ОТВ, завершая операцию приема данных;

7) активное устройство снимает сигнал ОБМ, завершая канальный цикл ВЫВОД.

Считывание информации из приемных регистров модуля выполняется в цикле ВВОД описанным выше порядком.

Альтернативный модуль вывода дискретных сигналов МДВУ другого семейства представляет собой структуру, изображенную на рис. 3.9.

В составе модуля содержатся:

- 1 – элемент стабилизации напряжения питания +5 В;

- 2 – группы выходов с одним общим проводом, включающие в себя оптронную развязку с буферным транзисторным каскадом на выходе;

- 3 – выходы без общих проводов с другими каналами;

- 4 – элементы гальванической развязки цепей обмена информацией с концентратором связи ЦБС;

- 5 – микроконтроллер PIC16F877, управляющий работой модуля.

Рис. 3.9. Структурная схема модуля МДВУ

Модуль получает команду управления от ЦБС, в которой содержится информация для управления выходами. После получения команды
модуль выдает управление соответствующим выходам. По цепи связи
с центральным контроллером модуль возвращает информацию о состоянии своих выходов.

Структурная схема MAB приведена на рис. 3.10.Схема модуля содержит:

- 1 – элементы цепей с оптронной развязкой для асинхронного приема информации от удаленных каналов аналогового ввода;

- 2 – элементы гальванической развязки цепей обмена информацией с концентратором связи ЦБС;

- 3 – гальванически изолирующий преобразователь напряжения DC-DC;

- 4 – преобразователь напряжения DC-АС;

- 5 – каналы аналого-цифрового преобразования;

- 6 – центральный процессор – микроконтроллер PIC16F876, управляющий работой модуля;

- 7 – входной дифференциальный операционный усилитель (ОУ);

- 8 – масштабирующий ОУ;

- 9 – импульсный трансформатор с выпрямителем на выходе;

- 10 – прецизионный стабилизатор напряжения +5 В;

- 11 – прецизионный стабилизатор напряжения +2,5 В;

- 12 – элементы гальванической развязки цепей обмена информацией
с центральным процессором;

- 13 – канальный процессор – микроконтроллер PIC12F675, выполняющий аналого-цифровое преобразование входного сигнала.

Рис. 3.10. Структурная схема модуля МАВ

Входные аналоговые сигналы напряжения постоянного (переменного) тока поступают на входы последовательно включенных ОУ. Первый (дифференциальный) ОУ имеет коэффициент передачи ¼ для согласования входного диапазона ±10 В с напряжением питания микроконтроллера – 5 В. Второй ОУ имеет коэффициент передачи 4 для повышения точности измерений в нижней части диапазона. С выходов обоих ОУ сигнал поступает на входы АЦП PIC-контроллеров, которые в интервале 40 мс выполняют 256 аналого-цифровых преобразований по каждому из двух входов
с возведением в квадрат и суммированием в указанном интервале. При наличии определенного числа переполнений при преобразовании сигнала
с выхода второго ОУ истинным считается результат преобразовании сигнала с выхода первого ОУ. Результат вычислений с признаком поддиапазона каждый из канальных контроллеров передает на входы центрального процессора, который производит извлечение квадратного корня и передает результат (с признаком поддиапазона), как среднеквадратическое значение измеряемого напряжения, в модуль ЦБС.

По входам дискретных сигналов возможен прием информации в бит-последовательном коде от модулей УГР.

Структурная схема модуля аналогового ввода информации от удаленных каналов УГР приведена на рис. 3.11.

Рис. 3.11. Структурная схема модуля УГР

Схема модуля содержит:

- 1 – входной дифференциальный ОУ;

- 2 – масштабирующий ОУ;

- 3 – гальванически изолирующий преобразователь напряжения DC-DC;

- 4 – прецизионный стабилизатор напряжения +5 В;

- 5 – прецизионный стабилизатор напряжения +2,5 В;

- 6 – элементы гальванической развязки цепей передачи информации в модуль МАВ;

- 7 – микроконтроллер PIC12F675, управляющий работой модуля.

Входные аналоговые сигналы напряжения постоянного (переменного) тока поступают на входы последовательно включенных ОУ. Первый (дифференциальный) ОУ имеет коэффициент передачи 25 для согласования входного диапазона ± 100 мВ с напряжением питания микроконтроллера – 5 В. Второй ОУ имеет коэффициент передачи 4 для повышения точности измерений в нижней части диапазона. С выходов обоих ОУ сигнал поступает на входы АЦП микроконтроллера, который в интервале 40мс выполняет 256 аналого-цифровых преобразований по каждому из двух входов с возведением в квадрат, суммированием в указанном интервале и вычислением квадратного корня. При наличии определенного числа переполнений при преобразовании сигнала с выхода второго ОУ истинным считается результат преобразования сигнала с выхода ОУ. Результат вычислений с признаком поддиапазона передается на дискретный вход модуля МАВ, который в свою очередь передает результат в модуль ЦБС.

В модулях УГР-ДТ вместо ОУ (1, 2) и прецизионного стабилизатора напряжения + 2,5 В (5) установлен датчик температуры DS1821.

Структурная схема модуля аналогового ввода МАВ2 приведена на рисунке 3.12.

Рис. 3.12. Структурная схема модуля МАВ2

Схема модуля содержит:

- 1 – элементы цепей с оптронной развязкой для асинхронного приема информации от удаленных каналов аналогового ввода УГР;

- 2 – элементы гальванической развязки цепей обмена информацией с концентратором связи ЦБС;

- 3 – гальванически изолирующий преобразователь напряжения DC-DC;

- 4 – преобразователь напряжения DC-АС;

- 5 – каналы аналого-цифрового преобразования;

- 6 – центральный процессор – микроконтроллер PIC16F876, управляющий работой модуля;

- 7 – схема прецизионного выпрямления напряжения высокочастотного сигнала с выдачей среднеквадратического значения;

- 8 – входной дифференциальный ОУ;

- 9 – импульсный трансформатор с выпрямителем на выходе;

- 10 – прецизионный стабилизатор напряжения;

- 11 – элементы гальванической развязки цепей обмена информацией с центральным процессором;

- 12 – канальный процессор – микроконтроллер PIC12F675, выполняющий аналого-цифровое преобразование входного сигнала.

Входные аналоговые высокочастотные сигналы поступают на входы прецизионных выпрямителей напряжения ВЧ сигнала, с выхода которых преобразованное напряжение поступает на входы дифференциальных ОУ. ОУ имеют коэффициент передачи 5 для согласования преобразованного напряжения с напряжением питания микроконтроллера – 5 В. С выходов ОУ сигнал поступает на вход АЦП микроконтроллера, который в интервале 1 с выполняет аналого-цифровые преобразования с суммированием в указанном интервале. Результат вычислений каждый из канальных контроллеров передает на входы центрального процессора, который производит извлечение квадратного корня и передает результат измеренного напряжения в модуль ЦБС.

По входам дискретных сигналов возможен прием информации в бит-последовательном коде от модулей УГР.

Структурная схема модуля преобразования сигналов датчиков МПСД приведена на рис. 3.13.

Рис. 3.13. Структурная схема модуля МПСД

Схема модуля содержит:

- 1 – узел согласования входных сигналов датчиков и опорного напряжения;

- 2 – входные фильтры с трансформаторной развязкой;

- 3 – развязывающий трансформатор для ввода опорного напряжения;

- 4 – выходы с оптронной развязкой и выходными буферами с общим коллектором;

- 5 – элементы гальванической развязки цепей обмена информацией с концентратором связи ЦБС;

- 6 – элемент стабилизации напряжения питания + 5 В;

- 7 – микроконтроллер PIC18F252, управляющий работой модуля.

Входные аналоговые сигналы напряжения переменного тока 50 Гц от датчиков типа ДП-50 (ДП-50П) поступают через входные фильтры и согласующие трансформаторы на входы АЦП микроконтроллера. Еще на один вход АЦП контроллера подается опорное напряжение от того же трансформатора, который питает датчики, подключенные к данному модулю МПСД. Модуль по команде управляющей системы фиксирует амплитуду и фазу напряжения, поступающего от датчика как «напряжение начального разбаланса датчика». В дальнейшем модуль постоянно контролирует изменение поступающих сигналов датчиков как по амплитуде, так и по фазе сравнением с начальным значением и опорным напряжением методами цифрового перемножения. В момент прохождения над датчиком реборды колеса вагона напряжение и фаза сигнала датчика изменяются в ту или иную сторону. Микроконтроллер производит вычисление изменения сигнала относительно напряжения начального разбаланса. При достижении изменения определенного уровня (порога срабатывания) модуль фиксирует появление оси вагона. При уходе реборды от датчика напряжение и фаза сигнала датчи­ка возвращаются в сторону начального разбаланса и в момент прохождения через заданный порог (порог возврата) контроллер фиксирует проход оси вагона и передает информацию в модуль ЦБС. Выходные сигналы в блоки защиты стрелок формируются от перехода через порог срабатывания до порога возврата с программной задержкой заднего фронта на 0,03 сек. При длительном отличии сигнала датчика от зафиксированного начального уровня модуль выдает управляющей системе запрос на подстройку.

На этапе технической реализации ПИ разработчик свободен в выборе модулей сопряжения, номенклатура которых непрерывно обновляется. Привлекательным становится использование модулей для распределенных систем сбора данных и управления серии АDАМ. Они представляют собой компактные интеллектуальные устройства обработки сигналов. Наличие встроенных микропроцессоров позволяет им осуществлять нормализацию сигналов, операции дискретного ввода-вывода, отображение данных и их передачу (или прием) по интерфейсу RS-485. Все модули имеют гальваническую развязку по цепям питания и интерфейсу, программную установку параметров, командный протокол и сторожевой таймер.

В комплексе автоматизации СГ (КГМ ПК) широкое применение нашли модули фирмы «Advantech»: ОДМ-12А, PCL-722, ОДМ-12Б, ВИ-24, АИ-16, АИ-16М и др. В ЭЦ-МПК используются элементы УМВ-24, UDO-24, UDO-48 и др.

Выбор функциональных модулей для реализации задач информатизации предопределен следующими соображениями:

- широким внедрением на сети железных дорог систем АДК-СЦБ, включая СС;

- доступностью заказов на отечественных заводах;

- наличием мощной сервисной поддержки;

- положительным опытом эксплуатации модулей на широком полигоне ОАО «РЖД».

Ориентируясь на рассмотренные выше модули при разработке базовой технической структуры ПИ, во внимание были приняты следующие требования:

- простота увязки с существующими устройствами СЦБ;

- возможность ввода в ПИ (за счет расширения числа модулей) любого количества сигналов;

- возможность интеграции БД и БЗ в оболочке одного сервера;

- наличие мощного многопортового сетевого коммутатора должно обеспечивать взаимодействие всех АРМов в реальном масштабе времени (для достижения единого информационного пространства);

- возможность ведения пространственно-временных моделей;

- достижение централизации потоков информации, ее протоколирование и отображение на мониторах АРМа ДСЦ;

- возможность автоматизации процессов принятия решений.

С учетом изложенного, на рис. 3.14 предложена структурно-функциональная схема ПИ, не ориентированной на агрегатирование
с ИВК-АДК.

В качестве контроллера сбора информации как ядра подсистемыиспользуется ПК IPC-615, Pentium 4 (2,4 ГГц). Конструктивно такой ПК допускает установку дополнительных (кроме материнской) плат. Для ввода дискретных сигналов от релейно-контактной аппаратуры к таким платам относятся широко используемые элементы дискретного ввода /вывода информации PCL-722 на 144 канала.

Сигналы от постовых устройств существующих ЭЦ или комплексов автоматизации горок поступают на активную матрицу ввода дискретных сигналов.

В качестве таких матриц промышленного производства, доступных для применения, являются вышеописанные оптоизолированные диодные матрицы.

В качестве сервера БД и БЗ используется двухпроцессорный компьютер Pentium 4 (2,4 ГГц). Характеристиками сервера являются: материнская плата с двумя микропроцессорами – Intel Xenon – 3,0 ГГц; ОЗУ – 6 Гб; сетевая карточка 2x1000 Мбит/сек.

Сервер БД принимает информацию о местонахождении вагонов относительно КУ, ДСО, РЦ, стрелок и ТП в режиме реального времени, размещая её в соответствующих таблицах данных, осуществляет хранение
и обновление в процессе перемещения.

Рис. 3.14. Техническая структура локальной подсистемы
информатизации

Имея возможность взаимодействия БД с АСУ СС по ЛВС через сетевой коммутатор, в сервер поступает информация о разложении отцепов по путям парка формирования. Аналогично в БД поступает информация о состоянии путей подгорочного парка. Сюда относятся: местонахождение «чужаков»; наличие окон, требующих осаживания; местонахождение «больных» вагонов и локомотивов; номера путей, где завершено накопление составов; номера путей, свободных от роспуска очередного состава,
и др.

Надстройкой над БД является БЗ, в которой хранится набор правил вывода, используемых на этапе принятия решений в зависимости от возникающих ситуаций, формализованных в БД.

Особое место в технической структуре занимает организация сбора, преобразования и передачи в ЛВС через сетевой коммутатор информации о факте проследования осей, тележек, вагонов и отцепов. Поскольку сигнал на выходе ДСО типа ДП50П аналоговый, то встаёт задача его преобразования в цифровой код для дальнейшей передачи в контроллер сбора информации.

Для такого преобразования предлагается использовать модуль МПСД, изображённый буквами AF на рис. 3.14.

Сигналы прохода осей через счётную точку далее поступают по последовательному интерфейсу RS-232 уже на преобразователь интерфейса Моха N Port 5410 и далее по последовательному стыку в ЛВС через сетевой коммутатор.

В качестве сетевого коммутатора предусмотрено применять 24-х или 48-портовый Cisco Catalyst компании Cisco Systems – ведущего производителя сетевого оборудования.

Сетевой коммутатор предназначен для обеспечения связи по ЛВС всех источников и получателей информации. Сетевые пакеты содержат полную технологическую информацию, необходимую для автоматической оценки складывающихся ситуаций на СС.

Следует отметить важный момент, что при внедрении на СС современных мультикомпьютерных комплексов автоматизации горки, например, КГМ ПК или ГАЦ-МП, создание специальной ПИ не требуется. Алгоритмически она становится неотъемлемой частью системы автоматизации СГ, уже увязанной со всем постовым и напольным оборудованием.