Програмовані логічні інтегральні схеми

В даний час до складу мікропроцесорних систем входять:

-високоінтегровані покупні вузли (мікропроцесори, пам'ять, контролери);

-низько інтегровані, покупні, розраховані на великий струм вузли (приймально-передаючі, буфери);

-унікальні логічні схеми власної розробки, що, як правило, реалізуються на програмованих логічних інтегральних схемах (ПЛІС).

Для проектування охоронного пристрою вибрано ПЛІС (Програмовані Логічні Інтегральні Схеми), оскільки сучасний рівень такого роду схем дозволяє на одному кристалі спроектувати достатньо складний пристрій.

Зараз розробкою ПЛІС займаються багато відомих фірм Аlteга, Хіlіnх, Аtmеl та ін. Визнаним лідером у виробництві ПЛІС є фірма Хіlіnх, яка пропонує сімейство ПЛІС двох типів:

1. FPGА – Field Programmable Gate Array

2. СРLD – Соmplex Programmable Logic Device.

Кожна серія містить від одного до декількох родин, які в свою чергу складаються з ряду кристалів різної місткості, швидкодії, типів корпусів.

Основні особливості ПЛІС Хіlіnх:

• значний об'єм ресурсів -до 4 млн. системних вентилів на кристал;

• висока продуктивність з системними частотами до 300 МГц;

• технологічні норми - до 0.18 мкм на шести шарах металу;

• висока гнучкість архітектури з великою кількістю системних особливостей:

- внутрішнє розподілене та блочне ОЗП;

- логіка прискореного переносу;

- внутрішні буфери з третім станом;

- можливість ініціалізації та перевірки через JТАG;

- можливість програмування безпосередньо в системі;

- конкурентноздатна вартість;

- низьке енергоспоживання;

- короткий цикл проектування та малий час компіляції;

- розвинуті та недорогі засоби проектування;

- можливість переведення проектів у замовлені схеми Хіlіnх.

Спектр кристалів, що випускає Хіlіnх, дуже широкий, тому можливості використання ПЛІС Хіlіnх майже необмежені, починаючи від реалізації серійних логічних проектів, розповсюджуючись на високошвидкісну цифрову обробку сигналів, різноманітні інтерфейси та багато інших пристроїв.

При виготовленні ПЛІС фірмою Хіlіnх використовуються три основні технології:

- на основі SRAM (тип FPGА), при цьому конфігурація ПЛІС зберігається у внутрішньому "тіньовому" ОЗП, а ініціалізація здійснюється із зовнішнього масиву пам'яті. За даною технологією виконані серії: Spartan2, Virteх, ХС3000, ХС4000, ХС5200;

- на основі FLASH (тип СPLD), в даному випадку конфігурація зберігається у внутрішній енергонезалежній FLASH - пам'яті і у будь-який момент часу може бути перезавантажена безпосередньо з ПК. За даною технологією виконана серія ХС9500;

- на основі ЕЕРRОМ (тип СPLD),в даному випадку конфігурація зберігається у внутрішній енергонезалежній ЕЕРRОМ-пам'яті і у будь-який момент часу може бути перезавантажена безпосередньо з ПК. За даною технологією виконана серія СооІRunnеr.

Мікросхеми типу FPGА після виключення живлення не зберігають конфігурацію, тому для зберігання конфігураційної інформації випускаються конфігураційні ПЗП (серії ХС1700 і ХС1800) й програматор HW-130 для них. На етапі відлагодження конфігурація може завантажуватися з комп'ютера за допомогою засобів завантаження:

Раralel Cable III; Хсhecker; СаbІеМultiLinх СаbІе;

Для створення конфігурації випускається програмне забезпечення проектування у складі:

 

Хіlіnх Foundation Series

Хіlіnх Alliance Series

WebPack

WebFitter

Також Хіlіnх розробляє спеціалізовані модулі, так звані СОRЕs, які можуть бути використані як бібліотечні елементи при проектуванні кристала.

ПЛІС типу FPGA

ПЛІС типу FPGA фірми Хіlіnх виконані по SRAM КМОН технології. Характеризуються високою гнучкістю структури і достатком на кристалі тригерів. При цьому логіка реалізується за допомогою матриці так званих LUТ-таблиць (Look Up ТаbІе) Хіlіnх, а внутрішні з'єднання - за допомогою розгалуженої ієрархи металевих ліній, комутованих спеціальними швидкодіючими транзисторами.

Відмінними системними особливостями є:

- внутрішні буфера з можливістю переключення у високоомний стан і тим самим дозволяючи організувати системні двонаправлені шини, індивідуальний контроль високоомного стану і часу наростання фронту вихідного сигналу по кожному зовнішньому виводу;

- наявність загального скидання/установки всіх тригерів ПЛІС;

- множина глобальних ліній із низькими затримками поширення сигналу;

- наявність внутрішнього розподіленого ОЗУ Хіlіnх, що реалізується за допомогою тих же LUT - таблиць (серії Spartan, Virtaх, ХС4000).

Процес конфігурації

Конфігураційна послідовність (bitstream) може бути завантажена в прилад безпосередньо в системі і перевантажена необмежене число разів. Ініціалізація ПЛІС провадиться автоматично (із завантажувального ПЗУ Хіlіnх) при подачі напруги живлення або примусово по спеціальному

сигналу. Процес ініціалізації займає від 20 до 200 мс, протягом яких виводи ПЛІС знаходяться у високоомному стані (підтягнуті до логічної одиниці).

Споживана потужність

Статичне споживання енергії достатньо мале і для деяких серій складає одиниці мікроват. Динамічне ж споживання пропорційно зростає з частотою функціонування проекту і залежить від ступеня заповнення кристала, характеру логічної структури проекту на кристалі, параметрів режиму зовнішніх виводів ПЛІС і т.д.

 

Корпуси

Для кожного окремо узятого сімейства ПЛІС Хіlіnх існує уніфікація кристалів по типу корпуса і, відповідно, функціональне призначення виводів, тобто в ті самі корпуса пакуються ПЛІС різноманітного логічного об'єму. Наприклад, у корпусі РQ/НQ240 є ПЛІС із ємністю від 50 тис. (ХСV50ХLА) до 100 тис. вентилів (ХСV100ХLА), що дозволяє розроблювачу, задавшись на етапі проектування друкованої плати визначеним типом корпуса, надалі встановлювати ПЛІС найбільш відповідного об'єму.

В даний час випускаються такі серії ПЛІС FРGА: Sраrаn, Sраrаn2,Virtex, Virtех 2, ХС4000, ХС5200, ХС3000 та ін.