VНDL_ - мова опису апаратного забезпечення

Усі обчислювальні системи складаються, як правило, з комбінаційних схем (вентилів) та послідовнісних схем (тригерів), тобто пристроїв, котрі можна описати Булевими функціями. Роботу кожної сучасної машини відповідно можна повністю описати Булевими функціями в тому чи іншому вигляді. Проте таке елементарне подання надскладного комплексу із тисячами і сотнями тисяч вузлів виходить за межі людського сприйняття і потребує неймовірних затрат на створення.

Схемотехнічний підхід до проектування апаратного забезпечення передбачає роботу з елементами вищого рівня (регістри, АЛП, блоки пам'яті) та використання пакетів САПР із графічними інтерфейсами. Свого часу такий підхід вважався найбільш зручним, значно прискорюючи розробку електронних компонентів та забезпечуючи наочність подання схем. Однак потреба розробки все потужніших машин за все більш стислі строки привела до народження якісно нового методу синтезу - мов опису апаратури (Наrdvarе Design Languages).

НDL дозволяє уникнути використання логічних виразів для переходу від неформального подання до реалізації пристрою. Натомість пристрій описують мовою, схожою на мову програмування високого рівня, тобто самодокументованою, легко модифікованою та практично природною для людини. Деякі НDL дозволяють проектувати роботу пристроїв за допомогою функціонального, структурного та логічного (таблиці істинності) описів. Системи проектування НDL надають можливість виконати симуляцію роботи пристрою, а отже виявити недоліки проектування вже на архітектурному рівні. Останнім кроком проектування є логічний синтез пристрою, описаного на НDL. НDL проекти реалізують, як правило, на базі програмованих логічних пристроїв, таких, як ПЛІС (FPGА) та ПЛМ (CLPD). Існує декілька відомих НDL і, відповідно пакетів розробки НDL пристроїв, найвідомішими із них є VHDL, Verulog та АbеІ. VHDL (Very high speed integated circuit. HDL) - це мова, вперше запроваджена Міністерством оборони США у 80-х роках. З кінця 80-х VHDL використовується також у цивільних проектах, а в 1994 з'явилася версія VHDL для РС. Цікаво, що VHDL початкове розглядалася лише як засіб моделювання, симуляції та документування, і лише з часом стала використовуватись для синтезу електронних пристроїв. Зараз це, без сумніву, найбільш розповсюджений інструмент проектування пристроїв такого типу.

Пакет АІсdес Асtive-НDL

Одним із засобів проектування з використанням мови VHDL є інтегрований пакет Асtіvе-НDL компанії Аldес. Ядром системи є HDL симулятор з підтримкою стандарту мови 1993 року. Наявність вбудованих допоміжних засобів - редактора тексту з функцією синтаксичного аналізу, системи побудови та налагодження керуючих автоматів, бібліотеки широковживаних конструкцій мови та інтерактивної системи допомоги -дозволяє зменшити часові витрати розробника на проектування. У поєднанні із незалежними програмними засобами відомих фірм Xilinx, Аldес, АІtеrа, Lucent пакет Асtіvе-НDL дає змогу розробляти повністю завершені пристрої, тобто отримувати запрограмовані і готові до використання FPGA та СРLD.

Враховуючи наявність деякого досвіду роботи з пакетом та можливість використання умовно-безкоштовної версії програмного продукту, моделювання проектованого пристрою на функціональному рівні виконувалось за допомогою пакету Аldес Асtіvе-НDL 5.1.