Проектирование центрального процессора

 

Центральный процессор контроллера имеет в своем составе следующие элементы:

1) микропроцессор К1821ВМ85 (аналог Intel 8085), являющийся центральной частью системы;

2) формирователи магистралей адреса на основе микросхем шинного формирователя КР580ВА86 и буферного регистра КР580ИР82, предназначенные для обеспечения необходимой нагрузочной способности магистрали адреса;

3) формирователь магистрали данных системы на основе микросхемы шинного формирователя КР580ВА86, предназначенный для обеспечения необходимой нагрузочной способности магистрали данных;

4)  схема управляющих сигналов (управляющие сигналы “Чтение памяти”, “Запись в память”, “Чтение портов ввода/вывода”, “Запись портов ввода/вывода”), на основе буферного регистра КР580ИР82, предназначенной для передачи управляющих сигналов элементам микропроцессорной системы.

 

К выводам X1, X2 микропроцессора (DD1) подключается кварцевый резонатор Q1 с резонансной частотой 6,25 МГц. К выводу RESIN подключается схема формирования сигнала сброса. Входы запроса на прерывание TRAP, RST7.5, RST 6.5, RST 5.5 подключаются на землю. Вход INTR соединен с выходом OUT0 таймера-счётчика, который через каждые 10 мс формирует сигнал запроса на прерывание. На вход готовности READY поступает сигнал READY микросхемы АЦП, который свидетельствует об окончании преобразования.

 

 

Старший байт адреса формируется с помощью микросхемы шинного формирователя КР580ВА86 (DD3). Т.к. передача адреса постоянно идёт только в одном направлении, то вывод CS выбора микросхемы подключен на землю (т.е. на нем постоянно присутствует логический ноль), а на входе Т, управляющем направлением передачи, поддерживается логическая единица.

 Младший байт адреса, посупающий по мультиплексированным выводам микропроцессора AD0-AD7, формируется с помощью буферного регистра КР580ИР82 (DD2).

Сигнал разрешения записи ALE микропроцессора поступает на стробирующий вход STB микросхемы DD2. Младший байт шины адреса, поступивший на выводы AD0-AD7 будет записан в буферный регистр КР580ИР82 (DD2) по заднему фронту сигнала ALE. После возвращения уровня сигнала ALE в нулевое состояние данные будут сохранены в буфере. Сигнал активации микросхемы КР580ИР82 OE подключен на землю и поэтому данная микросхема всегда подключена к магистрали адреса.

Магистраль данных формируется с помощью микросхемы шинного формирователя КР580ВА86 (DD4), вывод OE которой также постоянно посажен на землю. Направлением передачи данных управляет сигнал RD (инверсный) микропроцессора.

Указанные выше микросхемы КР580ВА86 и КР580ИР82 служат для обеспечения достаточной нагрузочной способности магистралей данных и адреса.

Шина управления состоит из четырех линий по которым передаются сигналы: чтение данных из памяти MEMR, запись данных в память MEMW, чтение данных из портов ввода/вывода IOR, запись данных в порты ввода/вывода IOW.

 

Схему формирования управляющих сигналов поясняет таблица 1:

 Таблица 1

RD	WR	IO/M
1	0	0	MEMW
0	1	0	MEMR
1	0	1	IOW
0	1	1	IOR

Выбор памяти.

В качестве ПЗУ возьмём микросхему К573РУ14 (DD5) перепрограммируемую, с ультрафиолетовым стиранием и организацией 2К х 8.

В качестве ОЗУ возьмём микросхему КР537РУ8 (DD6) с организацией 2К х 8.

Блок дешифратора адресов памяти и портов ввода/вывода.

Блок дешифратора адресов производит подключение микросхем памяти и портов ввода/вывода. В качестве дешифратора используется К155ИД4 (DD11)

Блок дешифрации обеспечивает подключение микросхем памяти и ли портов ввода/вывода при поступлении на биты А12-А13 следующей двоичной комбинации:

00 - подключение микросхемы ПЗУ DD5;

01 - подключение микросхемы ОЗУ DD6;

10 – подключение программируемого параллельного интерфейса DD7;

11 – подключение программируемого параллельного интерфейса DD8;

 

Выбор микросхем устройств ввода/вывода и системного таймера-счетчика.

 

В качестве устройств ввода/вывода, которые служат для сопряжения центрального процессора с датчиками, системой управления механизмами и сигнализацией, клавиатурой и дисплеем выбраны два программируемых интерфейса КР580ВВ55 (DD7 и DD8).

В качестве системного таймера использована микросхема программируемого таймера КР580ВИ53 (DD9). Таймер в системе служит для организации прерываний через определенные промежутки времени. Прерывания, в свою очередь, необходимы для периодического опроса клавиатуры и индикации символов на дисплее.

 

 

Организация дешифрации адреса для устройств ввода/вывода и таймера-счетчика.

Таблица 2

Номера портов ввода/вывода.

Микросхема	Порт	Назначение порта	Номер
DD7 (КР580ВВ55)	A	информация с датчиков	F0
	B	выбор датчика и запуск АЦП	F1
	C	сигнализация и управление	F2
	РУС	регистр управляющего слова	F3
DD8 (КР580ВВ55)	A	индикация	F8
	B	опрос клавиатуры	F9
	C	сканирование	FA
	РУС	регистр управляющего слова	FB
DD9 (КР580ВИ53)	CLK0	счетчик 0	00
	CLK1	счетчик 1	01
	CLK2	счетчик 2	02
	РУС	регистр управляющего слова	03

 

Организация опроса датчиков.

 

Для того чтобы организовать последовательный опрос датчиков в данной системе использована микросхема аналогового мультиплексора К590КН1 (DD10), которая управляется программно, посредством передачи управляющих сигналов по линиям PВ0-PВ1 порта ввода/вывода (микросхема DD7).

В качестве АЦП используем К572ПВ3. Запуск АЦП (DA1) на преобразование и считывание данных организовано программно посредством передачи управляющих сигналов по линиям порта ввода/вывода (микросхема DD8) при аппаратной поддержке сигналом состояния BUSY АЦП, который подается на вход READY (готовность) микропроцессора.

Для преобразования токовых сигналов датчиков 4-20 мА в сигнал напряжением 0-10 В используются прецизионные сопротивления марки ОМЛТ 0.125 номиналом 500 Ом.