2020-04-12
204
В составе интегральных микросхем, кроме цифровых элементов, присутствуют аналоговые блоки, интерфейсы к внешним цепям и специальные элементы типа сенсоров. Во всех элементах, которые характеризуются не цифровым кодом, а конкретными величинами электрических параметров, простое масштабирование топологии и физической структуры приведет к непредсказуемому изменению этих параметров. Возможно и нарушение функционирования блока.
Немасштабируемые элементы можно разделить на две группы: элементы, допускающие уменьшение размеров с учетом коррекции схемы и конструкции; элементы, не допускающие уменьшения размеров.
Большинство аналоговых блоков и сенсоров допускают уменьшение размеров транзисторов. Для этого требуется выполнить корректирующие расчеты схемы.
Не допускают уменьшения размеров такие элементы, в которых размеры влияют на основные параметры. Например, невозможно уменьшить площадь интегрального индуктора без изменения его индуктивности и добротности. Чувствительность фотоприемников пропорциональна их площади. Рабочие напряжения входных и выходных каскадов микросхем зависят от длины затвора МОП - транзистора. Элементы защиты от электростатических разрядов также должны выдерживать повышенное разрядное напряжение.
|
|
|
Таблица 2.2. Прогноз изменения основных приборных параметров МОП - транзисторов (при их масштабировании) вплоть до 2012 г. (по данным Roadmap’97(SIA))
| Параметр | Появление кристаллов в промышленном производстве | ||||||
| 1997 | 1999 | 2001 | 2003 | 2006 | 2009 | 2012 | |
| Поколение приборных структур МОП - транзисторов (минимальный характеристический размер, нм) | 250 | 180 | 150 | 130 | 100 | 70 | 50 |
| Структура области стока | Продленный участок обл. стока | Продленный участок обл. стока | Продленный участок обл. стока | Продленный участок обл. стока | Приподнятые област истока–стока | Приподнятая область стока | Приподнятая область стока |
| Глубина контактной области Xj, нм | 100 - 200 | 70 - 140 | 60 - 120 | 50 - 100 | 40 - 80 | 15 - 30 | 10 - 20 |
| Величина Xj у границы с каналом, нм | 50 - 100 | 36 - 72 | 30 - 60 | 26 - 52 | 20 - 40 | 15 - 30 | 10 - 20 |
| Толщина стенок спейсера, нм | 100 - 200 | 72 - 144 | 60 - 120 | 52 - 104 | 20 - 40 | 7,5 - 15 | 5 - 10 |
| Толщина слоя силицида, нм | 70 | 55 | 45 | 40 | 45 - 70 | Новая структура | Новая структура |
| Удельное поверхностное сопротивлении слоя силицида RS, (Ом/□) | 2 | 2,7 | 3,3 | 3,8 | 2 | 2 | 2 |
| Контактное удельное сопротивление границы раздела Si–силицид, (Ом×см2) | <1×10-6 | <6×10-7 | <4×10-7 | <3×10-7 | <2×10-7 | <8×10-8 | <3×10-8 |
| Общее последовательное сопротивление области истока–стока (доля от сопротив. каналаRch, %) | 10 | 10 | 10 | 10 | 10 | 10 | 10 |
| Концентрация легирующей примеси в канале, см-3, при условии Wdepl £ (1/4)×Leff | 1×1018 | 2×1018 | 2,5×1018 | 3×1018 | 4×1018 | 8×1018 | 14×1019 |
| Концентрация примесей в равномерно легированной области канала, см-3 для случая Ut = 0,4В | 4 - 6×1017 | 6 - 10×1017 | 7 - 13×1017 | 1 - 2×1018 | 2 - 3×1018 | > 3,5×1018 | > 7×1018 |
Проблемы развития интегральной схемотехники для нанометровых технологий
|
|
|
Кризис схемотехники нанометровых микросхем
Стройная система синхронного развития технологии и схемотехники нарушается при переходе к размерам элементов менее 100 нм. Размерные эффекты в МОП - транзисторах, снижение надежности тонких МОП - структур, вариации электрических параметров нанометровых приборов диктуют необходимость изменения базовых принципов технологии. Нанометровые транзисторы часто имеют непланарную объемную структуру, меняется последовательность создания слоев, самосовмещенные области формируются без применения фотолитографии. Такие транзисторы не масштабируются при переходе к следующему технологическому поколению. Соответственно, не прогнозируются и их параметры. Наиболее важными стали не номинальные электрические параметры транзисторов, а их статистические вариации, взаимное влияние элементов на кристалле и длина корреляции параметров.
При проектировании электрических схем требуются новые методы анализа, основанные на статистическом характере всех электрических параметров элементов. Установлена новая цель оптимизации электрической схемы – это возможность ее реализации на основе выбранной технологии (Desing for manufacturability – DFM). Цель проектирования топологии и конструкции микросхемы – обеспечение экономически оправданного выхода годных (Design for Yeild – DFY).
Новые принципы схемотехники и методологии проектирования обеспечивают создание микросхем высочайшей сложности и рекордной вычислительной производительности. Однако отказ от унификации технологических решений и принципа масштабирования замедлил темпы разработки проектов для новых технологий. Ситуация усугубляется тем, что транзисторные структуры и технологические решения не унифицированы даже в одном поколении. Каждый производственный участок уникален. Технологические маршруты оптимизируются для производства схем памяти, микропроцессоров, мобильных устройств независимо друг от друга. Подготовка базы данных для проектирования осуществляется независимо для каждого производственного участка. Соответственно, снизилась производительность проектных работ, возросли расходы на разработку и подготовку производства новых изделий. Так Альянс STI (Sony, Toshiba, IBM) затратил миллиард долларов на разработку процессора Cell. Сравнимые затраты и у корпорации Intel на разработку процессора Polaris. При таких затратах номенклатура нанометровых микросхем очень мала. Ресурсы на разработку ограничены не только финансовыми возможностями, но и численностью специалистов, способных выполнять работы такого уровня сложности.
