Задача 5.2. Разработка цифрового сумматора

Разработать схему устройства для суммирования двух двоичных чисел A и B (таблица 5.2) на микросхеме К555ИМ3 (аналог 74LS83) [9]. Результат сложения отобразить с помощью семисегментного индикатора. Осуществить моделирование сложения двоичных чисел [10,11]. Описать работу схемы [1-5].

Таблица 5.2 – Исходные данные к задаче 5.2

Номер варианта	A	B
1	2	3
1	0001	1111
2	0010	1111
3	0011	1111
4	0100	1111
5	0101	1111
6	0110	1111
7	0111	1111
8	1000	1111
9	1001	1111
10	1010	0110
11	1011	0110
12	1100	0110
13	1101	0110

Продолжение Таблицы 5.2

1	2	3
14	1110	0110
15	1111	0110
16	0001	0100
17	0010	0100
18	0011	0100
19	0100	0100
20	0101	0100
21	0110	1010
22	0111	1010
23	1000	1010
24	1001	1010
25	1010	0111
26	1011	0111
27	1100	0111
28	1101	0011
29	1110	0011
30	1111	0011

Пример решения задачи 5.2.

Разработать схему устройства для суммирования двух двоичных чисел A=1110 и B=0110 на микросхеме К555ИМ3 (аналог 74LS83).

Осуществить моделирование сложения двоичных чисел в среде Multisim.

Решение.

Четырёхразрядные двоичные числа A= 1110 (A ₄=1, A ₃=1, A ₂=1, A ₁=0 ) и В= 0110 (В ₄=0, В ₃=1, В ₂=1, В ₁=0 ) поступают на соответствующие входы сумматора К555ИМ3 (74LS83) (рисунок 5.3) [9]. Логической единице соответствует уровень напряжения +5 В, логическому нулю – 0 В.

Рисунок 5.3 – Схема сумматора двух двоичных чисел

А₄А₃А₂А₁1 1 1 0

+ +

В₄В₃В₂В₁0 1 1 0

____________ ___________

C₄ S₄S₃S₂S₁ 1 0 1 0 0

Результат сложения S= 10100(C ₄=1, S ₄=0, S ₃=1, S ₂=0, S ₁=0 ) отображается в двоичном коде. С₄ – перенос в старший разряд (используется для наращивания разрядности сумматора).

Для проверки правильности вычислений осуществим моделирование работы сумматора в среде Multisim.

Модель разработанного сумматора приведена на рисунке 5.4. Коды слагаемых А и В формируются с помощью интерактивных цифровых постоянных и отображаются посредством шеснадцатиричных индикаторов, как результат сложения S и перенос в старший разряд C.

Проверка: А ( 1110₂=Е₁₆=14) + В ( 0110₂=6₁₆=6) = S ( 10100₂=14₁₆=20). Результат сложения в двоичной, шестнадцатеричной и десятеричной системах счисления соответствует действительности.

Рисунок 5.4 – Модель двоичного сумматора с отображением результата сложения на семисегментном индикаторе

Задача 5.3. Разработка двоичного счётчика.

Разработать двоичный счётчик [1-5] на микросхемах К555ИЕ7 (SN74LS193) с коэффициентом счёта, равным 100+ n ∙5 (n – номер варианта). Описать работу схемы. Осуществить моделирование её работы [10,11].

Пример решения задачи 5.3.

Необходимо реализовать двоичный счётчик на микросхемах К555ИЕ7 (SN74LS193) с коэффициентом счёта К_сч= 93.

Решение.

Микросхема К555ИЕ7(SN74LS193) представляет собой четырёхразрядный двоичный счётчик (рисунок 5.5) [9].

а) б)

Рисунок 5.5 – Условное обозначение микросхемы К555ИЕ7 (а) и SN74LS193 (б)

Выводы 15, 1, 10, 9 предназначены для предварительной установки счётчика при нулевом уровне сигнала на входе 11. Высокий уровень напряжения на входе 11 (+5В) исключает предварительную установку. Вход 5 используется для прямого счёта, а вход 4 – для обратного. Сброс счётчика осуществляется при подачи высокого уровня напряжения на вход 14. Для увеличения разрядности счётчика используется выход 12 (≥15).

Одна микросхема может иметь максимальный коэффициент счёта, равный 16. Две последовательно соединённые микросхемы дадут коэффициент счёта, равный 256. Так как заданный коэффициент счёта К_сч =93, то для построения счетчика-делителя с заданным коэффициентом счёта достаточно двух микросхем. Определим двоичный код заданного коэффициента счёта:

=128∙0+64∙1+32∙0+16∙1+8∙1+4∙1+2∙0+1∙1.

При поступлении 93-го импульса на вход микросхемы DD 1 на выходах Q _i микросхем DD 1 и DD 2 установятся следующие логические сигналы:

DD2: Q ₃ Q ₂ Q _l Q _O; DD1: Q ₃ Q ₂ Q _l Q _O.

0101 1101

Так как сброс счётчиков в исходное (нулевое) состояние осуществляется сигналом высокого уровня, подаваемым на входы 14, то, объединив с помощью логического элемента 8И-НЕ (DD 3) выходы Q_i счетчиков, на которых появятся логические единицы при поступлении на вход 93-го импульса, подадим результирующий сигнал с выхода DD 3, предварительно проинвертировав его с помощью логического элемента 3И-НЕ DD 4 на входы 14 микросхем DD 1 и DD 2.

В качестве DD 3 можно использовать микросхему К555ЛА2 (74LS30D), в которой содержится один логический элемент 8И-НЕ;в качестве DD 4 – микросхему К555ЛА4 (74LS10D), в которой содержится два логических элемента ЗИ-НЕ.

Модель разработанной схемы счётчика в среде Multisim приведена на рисунке 5.6. Данная схема осуществляет подсчёт 93-х импульсов и отображение их двоичного кода. С приходом 93-го импульса выходы счётчиков обнуляются и счёт возобновляется.