Регистры. Асинхронные RS-триггеры с инверсными входами

Асинхронные RS-триггеры с инверсными входами

Триггеры

Это основной элемент памяти для хранения единиц информации. Имеет дополнительные схемы управления – ключи, с помощью которых создаются условия для записи и хранения данных. Различные виды триггеров имеют различные входы, но всегда два выхода – прямой и инверсный. Триггер может иметь два устойчивых состояния, которые оцениваются значением сигнала на прямом входе а,(а)- наоборот. Триггер может иметь входы информационные, которые обозначаются: R, S, J, K, D. И входы управляющие: C, V, T.

По способу записи триггеры подразделяются на асинхронные и синхронные. Асинхронный всегда доступен для записи.

Инф. сигнал

Элемент памяти

В синхронном триггере доступ к ячейке осуществляется только при помощи управляющего сигнала, воздействующего на схему управления.

Управл. вход

Элемент памяти

Ключ

Инф. сигнал

Типы триггеров

Тип	УГО	Обозначение входов	Функциональное назначение
Асинхронный RS-триггер с прямыми входами, активный сигнал 1	a S R a T	R-сброс	Наличие активных сигналов на R устанавливает триггер в 0
Асинхронный RS-триггер с инверсными входами, активный сигнал 0	S R a T a	S-установка	Наличие активного сигнала вх. 1 устанавливает триггер в 1
Синхронный триггер	S C R a T a	С-синхронизация	Триггер доступен для записи в момент действия сигнала С
D-триггер		D-задержка	Информация на входе D попадает в ЭП через ключ с задержкой, определяемой сигналами R и J
JK-триггер	S J C K R a a TT	J-внезапное включение	Информация на входе J будет записана в триггер с приходом сигнала на вход С
Т-триггер	T C a TT a	Т-переключатель	Вход Т для счетного режима. С приходом сигнала на вход триггер меняет состояние

Схема триггера.

DD1

&

S Bх1 Q S

Bx2 R

Q *

&

DD2 Q * t

Bx3 Q

Bx4

Таблица состояний.

ВЫХ Qt	Bx4 Rt	Bx1 St	ВЫХ Qt	Состояния
				Установка 1
				Хранение 1
				Подтверждение 1
				Установка 0
				Хранение 0
				Подтверждение 0
			*	Запрещено
			*	Запрещено

Триггер построен на базе логических элементов И-НЕ. Активный сигнал на входе – логический 0. Два логических элемента охвачены обратными связями, что обеспечивает сохранение одного из двух устойчивых состояний, так как активный сигнал 0, то входы S и R имеют инверсные обозначения. Одновременно подавать два нулевых сигнала на входы R и S запрещено, так как это приводит к неопределённому состоянию логических элементов охваченных обратной связью.

Регистром называется узел КС, предназначенный для приёма, хранения и передачи информации в другие узлы в процессе выполнения операций в компьютере. Регистр представляет собой совокупность триггеров. Их число соответствует количеству разрядов.

По способу приёма и передачи данных регистры подразделяются на параллельные, последовательные и комбинированные.

УГО

C RG R1 S1 R2 S2

1 RG 1 2 2 3 3 4 4

Q₁

Q₁

Q₂

Q₂

S2 T C2 R2

S1 T C1 R1

Функциональная схема двух разрядного параллельного регистра.

Q₁ Q₁

Q₂ Q₂

Сдвиговые регистры (сдвигающие)

Представляющие собой цепочку разрядных схем, связанных цепями переноса. Основной режим работы: сдвиг разрядов кода от одного триггера у другому на каждый импульс тактового сигнала. Вход и выход - последовательные. Служит для выполнения операций умножения на 2^k, если сдвиг осуществляется на k разрядов в сторону старших, умножение на 2^-k, если сдвиг осуществляется на k разрядов в сторону младших. Преобразование кода из параллельного в последовательный и обратно.

Функциональная схема регистра.

D T C

D T C

D T C

Q₁ Q₂ … Q_n

Q₂ Q₂ … Q_n

Прямой выход Q предыдущего разряда поступает на информационный код D, каждый синхросигнал устанавливает триггер в состоянии, в котором до этого находится предыдущий разряд, осуществляется сдвиг данных на разряд влево.

Реверсивный сдвигающий регистр обеспечивает возможность сдвига, как влево, так и вправо.