Переходные процессы в дискретных устройствах с памятью

(состязания элементов памяти)

Под переходным процессом в дискретном устройстве (автомате) будем понимать его функционирование в течение интервала времени, непосредственно следующего за изменением входного сигнала и равного времени изменения состояний его элементов.

Причиной нарушения правильного функционирования ДУ в переходные периоды являются временные задержки сигналов в логических элементах (состязание сигналов) и неодновременное срабатывание элементов памяти (состязание элементов памяти).

В дискретных устройствах с памятью в переходные периоды возможны нарушения условий функционирования, основными причинами которых являются состязания сигналов в логическом преобразователе, а также разброс времени переключения элементов памяти.

Состязания сигналов в логическом преобразователе автомата приводят к появлению ложных сигналов на выходах блока управления памятью и выходного формирователя автомата.

Ложные сигналы на выходах блока управления памятью вызывают ложные переключения элементов памяти, что ведет к неправильному функционированию автомата в целом. Ложные сигналы выходного формирователя – это ложные сигналы на выходах дискретного устройства.

Из-за нестабильности и разброса параметров элементов памяти время их переключения неодинаково. Поэтому под воздействием входных сигналов, требующих одновременного переключения нескольких элементов памяти, возможно появление одного или нескольких промежуточных состояний, которые могут привести или не привести к требуемому конечному состоянию.

Такое явление называется состязаниями (или гонками) элементов памяти. При состязаниях (гонках) элементов памяти переход из одного состояния в другое осуществляется в виде последовательной цепочки переходов. В этой последовательности число промежуточных состояний определяется числом элементов памяти, которые должны переключиться.

Рассмотрим более подробно состязания (гонки) элементов памяти. Пусть в результате анализа некоторого ДУ получена таблица переходов (только для элементов памяти), изображенная в таблице 5.18.

		Таблица 5.18
		23 22	21 20
		y 1 y 2	x 1 x 2
							y 1 y 2(t + 1)

Каждая клетка таблицы переходов, как уже известно, отражает одно из состояний ДУ, один из тактов его работы. Состояния ДУ (такты) бывают устойчивые и неустойчивые. Такт является устойчивым, если в нем значения y (t + 1) для всех ЭП совпадают со значением y (t) той строки, в которой находится этот такт.

Чтобы изменить состояние ДУ в устойчивом такте, необходимо изменить состояние входных сигналов, т.е. необходимо внешнее воздействие. При этом изменение состояния ДУ (т.е. переход) идет вдоль строки и состояния ЭП y (t) не меняются, меняются лишь значения y (t + 1).

Если в некотором такте хотя бы для одного ЭП значения y (t) и y (t + 1) не совпадают, то такой такт (состояние ДУ) является неустойчивым и создаются предпосылки для перехода ДУ к такому такту (строке), где значения y (t) совпадают со значением y (t + 1) рассматриваемого неустойчивого такта. Такие переходы идут вдоль столбцов и происходят без изменения входных сигналов. Эти переходы могут быть различного типа, и именно они и составляют переходный процесс в элементах памяти.

Отметим в таблице 5.18 кружками устойчивые такты и рассмотрим все возможные переходы.

Пусть при исходном состоянии элементов памяти y ₁ y ₂(t) = 00 поданы входные сигналы x ₁ x ₂(t) = 00.

ДУ должно перейти к такту с ВС = 0. Из таблицы видно, что в этом такте значения y ₁ y ₂(t + 1) = 01 не совпадают с y ₁ y ₂(t) = 00 для ЭП y ₂. Такт является неустойчивым, создаются предпосылки для перехода к строке с y ₁ y ₂(t) = 01, т.е. к такту с ВС = 4. Отметим этот переход стрелкой. Видим, что данный такт также неустойчив, так как при y ₁ y ₂(t) = 01 y ₁ y ₂(t + 1) = 11. Создается предпосылка для перехода к такту с ВС = 12, для которого y ₁ y ₂(t) = 11. Отметим этот переход также стрелкой. Видим, что этот такт является устойчивым, поэтому на нем переходный процесс заканчивается. Если ДУ находилось в состоянии ЭП y ₁ y ₂(t) = 10 и поданы входные сигналы x ₁ x ₂(t) = 00, то ДУ переходит в такт с ВС = 8, где y ₁ y ₂(t + 1) = 11. Такт неустойчив, ДУ переходит к устойчивому такту с ВС = 12.

Таким образом, мы рассмотрели все переходы в первом столбце при подаче входных сигналов x ₁ x ₂(t) = 00.

Заметим, что все переходы проходили с изменением состояния только одного элемента памяти.

Переход, при котором происходит изменение состояния только одного элемента памяти, называется нормальным (единственным) переходом.

При нормальных переходах от любого неустойчивого такта всегда осуществляется переход в конечном итоге к устойчивому такту.

Именно нормальные переходы обеспечивают правильное функционирование ДУ.

Рассмотрим аналогичным образом второй столбец таблицы переходов (x ₁ x ₂(t) = 10). Видим, что в нем все переходы нормальные, но нет ни одного устойчивого такта. Переходы идут в направлении стрелок и образуют замкнутый цикл. Совокупность нормальных переходов, образующих замкнутый цикл, называется зацикливанием. В состоянии зацикливания ДУ будет находиться до тех пор, пока за счет изменения входных сигналов не будет осуществлен переход к новому столбцу таблицы.

Иногда зацикливание предусматривается самой программой работы ДУ, но чаще всего оно является следствием либо неисправности, либо неправильного синтеза ДУ.

Если при переходе от неустойчивого такта требуется изменение состояний нескольких элементов памяти (более одного), т.е. несоответствие значений y (t) и y (t + 1) наблюдается у двух и более ЭП, то возникают условия для состязаний (гонок) элементов памяти за счет неодновременности их переключения.

Пусть при нахождении ДУ (Таблица 5.18) в состоянии y ₁ y ₂(t) = 01 поданы входные сигналы x ₁ x ₂(t) = 11. ДУ переходит в такт с ВС = 7. В нем y ₁ y ₂(t + 1) = 10. Должен идти переход в такт с ВС = 11, где y ₁ y ₂(t) = 10. Это – правильная последовательность. Однако замечаем, что в такте в ВС = 7 имеется несоответствие значений y (t) и y (t + 1) в обоих ЭП Y ₁ и Y ₂. Поэтому оба они должны изменить свое состояние. Переход от такта с ВС = 7 к такту с ВС = 11 произойдет только в случае абсолютно одновременного переключения обоих элементов памяти. Это гарантировать, конечно, нельзя. Допустим, первым переключится ЭП Y ₁, тогда ДУ перейдет от такта с ВС = 7 к такту с ВС = 15 (y ₁ y ₂(t) = 11).

Этот такт является неустойчивым, от него следует переход к такту с ВС = 11. Допустим, первым переключится ЭП Y ₂. ДУ перейдет от такта с ВС = 7 в такт ВС = 3 (y ₁ y ₂(t) = 00), а от него – к такту с ВС = 11.

Итак, видим, что от такта с ВС = 7, где создались условия для состязаний, возможны переходы к тактам с ВС = 11, ВС = 15, ВС = 3, причем от последних двух идет дальнейший переход к устойчивому такту с ВС = 11, т.е. при любом направлении переходов ДУ в конце концов приходит к одному и тому же устойчивому такту, соответствующему правильной последовательности работы.

Такая совокупность переходов, которая при различных направлениях переходов за счет состязаний всегда приводит к одному и тому же устойчивому такту, называется некритическим состязанием элементов памяти.

Могут быть случаи, когда в результате состязания ЭП переходы осуществляются от одного неустойчивого такта к различным устойчивым тактам.

Пусть при нахождении ДУ (Таблица 5.18) в состоянии y ₁ y ₂(t) = 00 поданы входные сигналы x ₁ x ₂(t) = 01. ДУ переходит в неустойчивый такт с ВС = 1. От него возможны 3 различных перехода:

1) правильный переход к устойчивому такту с ВС = 13 – при одновременном переключении ЭП Y ₁ и Y ₂;

2) переход к устойчивому такту с ВС = 9 – при первоначальном переключении ЭП Y ₁ (t ₁ < t ₂);

3) переход к устойчивому такту с ВС = 5 – при первоначальном переключении ЭП Y ₂ (t ₂ < t ₁).

Все 3 состояния являются устойчивыми, значит, попав в одно из них, ДУ в нем и остается до следующего изменения входных сигналов.

Такая совокупность переходов, которая при различных направлениях переходов за счет состязаний приводит к различным устойчивым тактам, называется критическим состязанием элементов памяти. Критические состязания, как правило, всегда приводят к нарушениям работы ДУ и поэтому недопустимы.

Наличие некритических состязаний ЭП в работе ДУ нежелательно, но допустимо в тех случаях, когда из-за них не нарушается требуемая последовательность выходных сигналов.

Если же выходная последовательность из-за состязаний ЭП отличается от требуемой, то такие состязания также относят к критическим, т.е. недопустимым.

Итак, можно сделать следующий вывод.

Состязания (гонки) элементов памяти могут привести к критическим и некритическим нарушениям последовательности изменения состояний ДУ.

Некритическими называются состязания элементов памяти, когда в результате разброса времени переключения элементов памяти последовательность изменения состояний памяти отличается от требуемой, но дискретное устройство достигает требуемого устойчивого состояния, а его выходная последовательность эквивалентна требуемой (т.е. никаких лишних выходных сигналов не возникает).

Критическими называются состязания элементов памяти ДУ, когда оно не достигает требуемого устойчивого состояния либо достигает, но его выходная последовательность отличается от требуемой.

Работа ДУ считается устойчивой, если в процессе его работы не возникают критические состязания ЭП.

Если же возможно возникновение критических состязаний, то считается, что автомат работает неустойчиво. Неустойчивая работа автомата недопустима.

Ранее мы рассматривали все возможные переходы при состязаниях элементов памяти. Однако в реальных ДУ ЭП могут иметь различные времена переключений, и поэтому осуществляется какое-нибудь одно вполне определенное направление переходов. При анализе переходных процессов следует всегда это учитывать. Иногда, особенно в контактных ДУ, для устранения состязаний ЭП специально применяют реле с задержкой на срабатывание или отпускание.

Целью анализа переходных процессов в дискретном устройстве с памятью является исследование его функционирования в переходные периоды.

Методика анализа переходных процессов следующая:

1) в результате анализа схемы ДУ получают таблицу переходов-выходов автомата;

2) по таблице определяются переходы автомата S_i → S_j, при которых возможны состязания, т.е. при которых изменяют свое состояние два и более элементов памяти и фиксируются элементы памяти, участвующие в этих переходах;

3) для каждого из этих элементов памяти определяются времена переключения, а если невозможно, то – вероятные соотношения между ними;

4) для каждого из переходов S_i → S_j с учетом времени переключения для каждого элемента памяти определяются последовательности изменения состояний памяти и состояний выходов дискретного устройства;

5) проводится анализ полученных последовательностей, в результате которого определяется, имеются ли состязания в рассматриваемом дискретном устройстве.

Пример 5.3 Проведем анализ переходных процессов в ДУ, таблица переходов которого изображена в виде таблицы 5.19. Известно, что элемент памяти Y ₁ при переходе 0 → 1 переключается быстрее, чем Y ₂, а при переходе 1 → 0 соотношение времен переключения ЭП неизвестно. Анализ таблицы переходов-выходов показывает, что состязания возможны при переходах 00 → 11 (x ₁ x ₂ = 10) – неустойчивый такт с ВС = 2 и 11 → 00 (x ₁ x ₂ = 11) – неустойчивый такт с ВС = 15, т.е. только в этих тактах должны изменить свое состояние два элемента памяти Y ₁ и Y ₂.

		Таблица 5.19
		23 22	21 20
		y 1 y 2	x 1 x 2

При переходе 00 → 11 требуемые последовательности изменения состояний памяти и выходов имеют вид (автомат должен перейти в устойчивый такт с ВС = 14):

P (y ₁ y ₂) = 00 → 00 → 11;

P (z ₁ z ₂) = 00 → 00 → 10.

Реально же, так как t ₁ < t ₂, под воздействием входных сигналов x ₁ x ₂ = 10 первым переключится элемент памяти Y ₁, поэтому автомат из неустойчивого такта с ВС = 2 перейдет в состояние y ₁ y ₂(t) = 10 (устойчивый такт с ВС = 10) и в нем останется.

Последовательности изменения состояний памяти и выходов имеют вид:

P (y ₁ y ₂) = 00 → 00 → 10;

P (z ₁ z ₂) = 00 → 00 → 01.

Видим, что конечное состояние автомата и выходной сигнал отличаются от требуемых. Следовательно, при этом переходе имеют место критические состязания элементов памяти.

При переходе 11 → 00 автомат под воздействием входных сигналов x ₁ x ₂ = 11 должен перейти из неустойчивого такта с ВС = 15 в устойчивый такт с ВС = 3.

Требуемые последовательности изменения состояний памяти и выходов имеют вид:

P (y ₁ y ₂) = 11 → 11 → 00;

P (z ₁ z ₂) = 01 → 11 → 01.

Так как соотношение времен переключения элементов памяти Y ₁ и Y ₂ (t ₁ и t ₂) неизвестно, то рассмотрим оба случая.

Если первым переключится элемент памяти Y ₂ (t ₂ < t ₁), то, как следует из таблицы переходов-выходов, последовательности изменения состояний памяти и выходов будут иметь вид:

P (y ₁ y ₂) = 11 → 11 → 10 → 00;

P (z ₁ z ₂) = 01 → 11 → 11 → 01.

Видим, что ДУ пришло в требуемый устойчивый такт с ВС = 3 и нарушения выходной последовательности нет. Следовательно, имеют место некритические состязания элементов памяти.

Если первым переключится элемент памяти Y ₁ (t ₁ < t ₂), то последовательности изменения состояний памяти и выходов будут иметь вид:

P (y ₁ y ₂) = 11 → 11 → 01 → 00;

P (z ₁ z ₂) = 01 → 11 → 00 → 01.

Как видим, несмотря на то, что ДУ пришло в требуемый устойчивый такт с ВС = 3, в процессе переходов в неустойчивом состоянии 01 (такт с ВС = 7) формируется выходной сигнал 00, которого при правильной работе автомата не должно быть. Следовательно, при таком переходе имеют место критические состязания элементов памяти.