Временные диаграммы работы цифровых устройств

Все логические переменные, поступающие на вход той или иной комбинационной схемы, могут принимать только два значения, которые в реальных устройствах соответствуют уровням напряжения: уровень 0 и уровень 1. Обычно изображение поступающего на вход схемы сигнала называется временной диаграммой.

Идеальный случай:

Более приближенный к реальности график будет иметь такой вид:

Обычно рассматривают так называемые измерительные уровни сигнала U₀ – уровень, соответствующий логическому 0, U₁ – уровень, соответствующий логической 1, U_пор – U пороговое.

– уровень срабатывания по 0 или по 1.

Различают время задержки:

t¹⁰ – время задержки при переходе из 1 в 0;

t⁰¹ – время задержки при переходе из 0 в 1.

Иногда говорят об усредненной задержке: t_З = 0,5(t⁰¹ + t¹⁰).

t_Ф – t фронта – время, в течение которого удерживается режим переключения либо из 0 в 1, либо из 1 в 0.

Тактовая частота – это опорный сигнал, который представляет собой последовательность 0 и 1; различают время паузы и время импульса:

T = t_п + t_и;

Передний фронт импульса – это переход сигнала и 0 в 1.

Задний фронт импульса – переход из 1 в 0.

Различают схемы, в которых присутствуют тактовые серии (синхронные) и схемы, в которых отсутствуют тактовые серии (асинхронные), схемы с элементами памяти (триггерные) и комбинационные (набор из любых базовых элементов).

В цифровых устройствах также можно говорить о длительности переходного процесса. Эта длительность определяется критическим путем на графе задержек разрабатываемой схемы.

Триггеры

Это элементарные автоматы, содержащие элемент памяти (фиксатор) и схему управления фиксатором. Фиксатор обычно строится на двух (4, 6, 8) инверторах, связанных друг с другом обратной связью (выход одного соединен со входом другого). Такое соединение дает цепь с двумя устойчивыми состояниями.

Примеры реализации фиксаторов с управляющими входами.

 

ИЛИ-НЕ

 

И-НЕ

 

Если на выходе первого инвертора имеется логический 0, то он обеспечивает на выходе второго инвертора логическую 1, благодаря которой сам же и существует. Любое из двух состояний может существовать неограниченно долго. Чтобы управлять фиксатором, нужно иметь в логических элементах дополнительные входы.

На входы управления поступают внешние установочные сигналы:

R – установка в 0 или сброс (reset);

S – установка в 1 (set).

Состояние триггера считывается по значению прямого выхода Q, существует инверсный выход .

Классификация триггеров производится по признакам логического функционирования и по способу записи информации:

Триггер типа RS имеет два входа, установки в 1 (S) и установки в 0 (R). Одновременная подача сигнала сброса и установки недопустима.

Триггер типа Д – триггер задержки, имеет 1 вход, его состояние повторяет входной сигнал, но с задержкой, определяемой либо тактовым сигналом, либо задержкой самого элемента.

Триггер типа Т инвертирует свое состояние каждый раз при поступлении входного сигнала, имеет 1 вход, называется триггером со счетным входом.

Триггер типа JK – универсальный вход установки J и вход сброса К (подобно RS). В отличие от RS-триггера допускается ситуация с одновременной подачей сигнала на вход J и вход К. Если J = К = 1, то он работает как счетный триггер относительно третьего тактового входа.

Триггер типа DV – наиболее используемый триггер. Это триггер типа Д, только информация будет записываться, если есть сигнал разрешения записи на входе V.

В комбинированных триггерах могут совмещаться несколько режимов. Это R, S, T-счетный триггер, имеющий входы установки и сброса.

Примером триггера со сложной логикой может служить JK-триггер с группами входа J₁, J₂, J₃, К₁, К₂, К₃. Между собой они связаны логическим соотношением:

J = J₁*J₂*J₃; К = К₁*К₂*К₃.

По способу записи различают асинхронные (нетактируемые) и синхронные (тактируемые) триггеры. В асинхронных триггерах переход в любое состояние вызывается непосредственным изменением входных информационных сигналов.

В синхронных триггерах есть специальный вход. Переход состояния происходит только при подаче на этот вход тактовых сигналов. Тактовые сигналы обозначаются С.

По способу восприятия тактов сигналов триггера делятся на управляемые уровнем и управляемые фронтом.

Управляемый уровнем означает, что при одном уровне тактового сигнала триггер воспринимает входные сигналы, а при другом уровне нет. При управлении фронтом разрешение на переключение дается только в момент перепада тактового сигнала. В остальное время независимо от уровня тактового сигнала триггер не воспринимает входные сигналы. Триггер, управляемый фронтом, называется триггером с динамическим управлением.

Динамический вход может быть прямым или инверсным. Прямой динамический вход означает, что разрешение на переключение появляется в момент изменения тактового сигнала с 0 значения на 1.

Инверсный динамический вход – переключение при изменении тактового сигнала с 1 на 0.

По характеру процесса переключения триггеры делятся на 1-ступенчатые и 2-ступенчатые (1-тактные и 2-тактные). В 1-ступенчатом триггере переключение в новое состояние происходит сразу, а в 2- ступенчатом поэтапно.

2-ступенчатые триггеры состоят из входной и выходной ступени. Переход в новое состояние происходит в обеих ступенях поочередно. Один из уровней тактового сигнала разрешает прием информации во входную ступень при неизменном состоянии выходной ступени. Другой уровень тактового сигнала разрешает передачу нового состояния из входной ступени в выходную.

Существует разное обозначение синхровхода в зависимости от управления:

1)

2)

3)

4)

5) ТТ – двухтактный триггер

Существует также триггер-защелка, который прозрачен при одном уровне тактового сигнала и переходит в режим хранения при другом уровне.

С синхронизацией триггера связаны два важных временных параметра:

время t_su – время предустановки;

время t_h – время задержки.

Эти времена свойственны не только триггерам, но и другим устройствам. Время предустановки t_su – это интервал до поступления синхроимпульса в течение которого сигнал должен оставаться неизменным.

t_h – время после поступления синхроимпульса необходимое для завершения переходного процесса.

Соблюдение t_h и t_su обеспечивает правильное восприятие триггером входной информации.

RS-триггеры

а) С использованием ИЛИ-НЕ.

Условно графическое обозначение элемента:

СР – схема реализации:

Q(t + 1) = S(t) Q(t) (t)

ТИ – таблица истинности: - запрещенное состояние.

t	t+1
R	S	Q
		Q(t)
		—

Это асинхронный триггер.

б) На элементах И-НЕ.

Условно графическое обозначение элемента:

Схема реализации:

Таблица истинности:

t	t+1
R	S	Q
		—
		Q(t)

в) Синхронные RS-триггеры.

Условно графическое обозначение элемента:

Схема реализации:

Таблица истинности: * - любое состояние.

t	t+1
С	R	S	Q
			Q(t)
			—
	*	*	Q(t)

Временная диаграмма:

RS-триггер с синхровходом может работать не только по уровню 1, но и по уровню 0, для этого на синхровход подается инверсная синхросерия.

г) Двухтактный RS-триггер

Условно графическое обозначение элемента:

Схема реализации:

Д-триггер

Q(t+1) = Д(t)

а) Асинхронный Д-триггер.

Условно графическое обозначение элемента:

Схема реализации:

На информационные входы всегда будет приходить парафазный сигнал.

б) Синхронный Д-триггер.

Условно графическое обозначение элемента:

Схема реализации:

Д-триггер не может хранить информацию длительное время, только до момента прихода следующего синхроимпульса.

в) Двухтактный Д-триггер.

Условно графическое обозначение элемента:

Схема реализации:

Временная диаграмма:

Т-триггер

а) Асинхронный Т-триггер.

Особенность: Информация подается прямо на синхровход, который в этом случае называют счетный вход.

Т-триггер очень чувствителен к помехам.

Условно графическое изображение:

Схема реализации:

б) Синхронный Т-триггер.

Условно графическое изображение:

Схема реализации:

Т-триггер при поступлении 1 на вход, инвертирует значение выходного сигнала по преходу синхроимпульса.

JK-триггер

Наиболее универсальный из всех триггеров, на основе JK-триггера можно сделать практически все основные триггера. В качестве примера JK-триггера рассмотри двухтактный JK-триггер.

Условно графическое изображение:

Схема реализации:

Работает по приходу переднего фронта.

Таблица истинности:

С	Y	K	Q
			Q(t)
			Q(t)
	*	*	Q(t)
	*	*	Q(t)

Типовые схемы на JK-триггерах

а) Д-триггер.

б) Т-триггер - синхронный

в) RS-триггер.

DV-триггер

Или триггер с динамическим управлением. Наиболее современный тип триггерных устройств. Основными достоинствами является то, что информация в триггере может сохраняться сколь угодно долго, независимо от поступления информации. Триггер срабатывает по переднему фронту и разрешение на запись происходит на специальный V вход.

Условно графическое изображение:

Схема реализации:

Таблица истинности:

t	t+1
C	D	V	Q
	*		Q(t)
	*		Q(t)
	*		Q(t)

Примеры реализации логических функций с помощью триггеров разного типа

1) с = a b

2) a:= b, если с

RSтриггер

R:

S: bc (одновременное присутствие)

Д-триггер

a:= b, если с

Д =

DV-триггер

D: b

V: c

Задача: a:= (bc d), если (f k).

RS -? Д -? DV -?

Регистры

Регистры – это самые распространенные узлы цифровых устройств, они оперируют со множеством переменных, составляющий слово.

Над словами выполняется ряд операций:

- прием;

- выдача;

- хранение;

- сдвиг в разрядной сетке;

- поразрядные логические операции.

Обычно регистры состоят из набора триггеров и логических элементов. Регистры делятся:

а) по количеству линий передачи переменных:

- однофазные;

- парафазные;

б) по системе синхронизации:

- однотактные;

- двухтактные;

- многотактные;

в) по способу приема и выдачи данных:

- параллельные (статические);

- последовательные (сдвигающие);

- параллельно-последовательные.

В параллельных регистрах прием и выдача слов производятся по всем разрядам одновременно, в таких регистрах хранятся слова, которые могут быть подвергнуты поразрядным логическим преобразованиям.

В последовательных регистрах слова применяются и выдаются разряд за разрядом. Эти регистры называются сдвигающими, так как синхроимпульс при вводе и выводе слов перемещает их в разрядной сетке.

Сдвигающий регистр может быть:

- нереверсивным (со сдвигом в одном направлении);

- реверсивным (с возможностью сдвига в обоих направлениях).

Последовательно-параллельные регистры имеют входы и выходы одновременно последовательного и параллельного типа.

В параллельных регистрах схемы разрядов не обмениваются между собой данными.

Общими для разрядов являются цепи управления:

- синхросерии;

- сброс-установка;

- разрешение выдачи и приема.

Для современной схемотехники характерно построение регистров на DV-триггерах.

Параллельный регистр:

х_0, х_n – разряды слова;

L – обобщенный канал;

С – синхросерия, синхровходы обязательно объединяются в регистре, но на схеме это может быть не указано.

Последовательный регистр:

Если брать поразрядную информацию с выводов, обозначенных пунктирами, то получим последовательно-параллельный регистр.

У последовательного регистра информация загружается за определенное число тактов равное количеству триггеров.

«–»: более медленное устройство;

«+»: гораздо меньше выводов.