ОЗУ статического типа

Оперативные запоминающие устройства (ОЗУ). Элементом памяти ОЗУ статического типа (RAM) служит триггер на биполярных или полевых транзисторах, ОЗУ динамического типа (DRAM) — конденсатор, специально сформированный внутри МОП-струк- туры. Структурная схема ОЗУ с организацией 4К´1 приведена на рис. 7.4. Младшие шесть разрядов 12-раз-рядного адреса ячейки с помощью дешифратора определяют одну из вертикальных, а старшие — одну из горизонтальных шин запоминающего мас-сива, на пересечении которых находится запоминающий элемент. Разрядные шины, которые используются для записи и считывания информации, являются общими для всех ячеек матрицы. Для одновременного запоминания m -разрядных слов необходимо m одинаковых матриц.

Устройство управления определяет режим работы схемы ОЗУ. По сигналу CS разрешаются или запрещаются операции записи или считывания. Сигнал CS позволяет выбрать требуемую микросхему памяти в ЗУ, состоящем из ряда микросхем. Подача сигнала логической 1 на вход W/R при наличии CS = 1 позволяет выбрать режим записи. Если же сигнал W/R = 0, то микросхема будет работать в режиме считывания.

Данные, подлежащие записи, поступают на вход DI, а данные, подлежащие считыванию, снимаются с выхода DO. Устройства записи и считывания обеспечивают прием и выдачу сигналов информации с уровнями, согласующимися с серийными цифровыми микросхемами.

Взаимодействие каждой запоминающей ячейки и устройства управления можно пронаблюдать по структурной схеме рис. 7.5, где обозначено: DI (Data Input) — входной информационный сигнал; DO (Data Output) — выходной информационный сигнал; W/R (Write/Read) — запись/чтение; CS (Chip Select) — выбор кристалла; X_i, Y_i — горизонтальные и вертикальные линии матрицы.

Рис. 7.5 — Структурная схема запоминающей ячейки

Сигнал DI подается на буфер, выходной сигнал которого поступает на информационные входы всех запоминающих ячеек. Сигнал = W/R^.CS управляет Z -состоянием выходного буфера. Выходной каскад каждой ЗЯвыполнен на элементе с открытым коллекторным выходом, что позволяет объединить при монтаже выходы всех ячеек памяти.