Структурная схема кодирующего устройства

1) Кодирующее устройство строится в соответствии с видом порождающего многочлена P(x) и представляет собой регистр сдвига с логическими обратными связями через сумматоры по mod 2.

2) Число ячеек памяти (разрядов) в регистре сдвига равно степени порождающего многочлена P(x) (в нашем случае - 4, T1 - младший разряд, T4 - старший разряд).

3) Количество сумматоров по mod 2 равно весу порождающего многочлена P(x) минус единица. В нашем примере вес P(x) равен 3, значит число сумматоров по mod 2 равно двум.

4) Сумматоры по mod 2 ставятся перед ячейками памяти, соответствующими ненулевым членам порождающего многочлена P(x), исключая его старшую степень.

Структурная схема кодирующего устройства для кода (9,5) и порождающего многочлена P(x)= x⁴ + x + 1, построенная в соответствии с указанными правилами, приведена на рис.1

Рис.1. Структурная схема кодера циклического кода (9,5) для

В представленной схеме кодера имеется 4 триггера: T₁, T₂, T₃ и T₄, в качестве ячеек памяти, и 2 сумматора по mod 2: C₁ и C₂, а также- два ключа, роль которых выполняют схемы И₁ и И₂, и схема ИЛИ. Схема тактируемая.

Схема кодера работает следующим образом.

Информационный полином G(x) поступает на сумматор C₂, что реализует операцию умножения G(x) на х⁴. Получаемое на выходе сумматора C₂ произведение х⁴G(x) далее делится на порождающий многочлен P(x), что реализуется с помощью обратных связей через схему И₁. Пока поступает информационная кодовая комбинация G(x), то есть в нашем случае - с 1 ^го по 5 ^й такты, схема И₁ открыта, а схема И₂ закрыта вследствие чего информационные элементы поступают на выход кодера. После k тактов, где k - число информационных разрядов, ключ И₁ размыкается, а ключ И₂замыкается и с регистра сдвига на выход кодера считывается остаток от деления R(x). В последующие такты с 6 ^го по 9 ^й через схему И₂ остаток от деления выводится в канал связи. Состояние триггеров на каждом такте работы схемы для показано в табл.1.