Тестирование проекта

Для тестирования проекта необходимо создать специальный файл в графическом редакторе WAVEFORM EDITOR (файл с расширением *.SCF). Для создания файла необходимо выполнить следующие действия:

1) Войти в пункт меню MAX+PLUS II и выбрать из появившегося списка WAVEFORM EDITOR или войти в подпункт меню FILE- NEW… и также выбрать тот же редактор. На дисплее появится поле для создания требуемого файла.

2) Создание файла следует начать с ввода входов и выходов проектируемого устройства. Для этого необходимо войти подпункт меню NODE\INSERT NODE\LIST.

3) Выбирая имя входа или выхода в окне NODES & GROUPS FROM SNF введем их в файл lab1.scf. (для ввода необходимо требуемый вход или выход выделить курсором и нажать ОК).

4) После ввода всех входов и выходов необходимо задать рисунок входных сигналов с помощью панели инструментов, расположенной слева. Для рисования формы входного сигнала по какому - либо входу необходимо этот вход сначала выделить курсором, а затем задать форму сигнала, используя панель инструментов.

5) После формирования всех входных сигналов необходимо запустить программу-стимулятор для нахождения формы выходных сигналов. Запуск программы осуществляется по схеме: вход в пункт меню MAX+PLUS II \ STIMULATOR или нажатием соответствующей кнопки на панели инструментов.

6) После этих действий на дисплее появится панель с окнами, в которых необходимо указать параметры тестирования, в частности, начальное время – START TIME и конечное время решения – END TIME. Для нашего примера эти два параметра существенной роли не играют, поэтому необходимо оставить те параметры, которые предлагаются по умолчанию.

7) Для запуска программы на решение необходимо нажать кнопку START курсором.

8) После решения на мониторе появится панель с сообщениями о наличии или отсутствии ошибок при решении. Эту панель необходимо закрыть и затем произвести дальнейшие действия в соответствии с последними сообщениями. Если есть ошибки, то их необходимо устранить.

9) Если ошибок нет, то следует курсором открыть файл с результатами решения, нажав на кнопку OPEN SCF.

10) Далее необходимо проанализировать полученные результаты на их соответствие требуемой логике работы проектируемого устройства:

3.2. Исследование логической функции BAND 2. Смотри п.п. 3.1.1 − 3.1.4.

3.3. Исследование логической функции BNAND 2 Смотри п.п. 3.1.1 − 3.1.4.

3.4. Исследование логической функции BNOR. Смотри п.п. 3.1.1 − 3.1.4.

3.5. Исследование логической функции BOR. Смотри п.п. 3.1.1 − 3.1.4.

3.6. Исследование логической функции NAND. Смотри п.п. 3.1.1 − 3.1.4.

3.7. Исследование логической функции NOR. Смотри п.п. 3.1.1 − 3.1.4.

3.8. Исследование логической функции NOT. Смотри п.п. 3.1.1 − 3.1.4.

3.9. Исследование логической функции XOR. Смотри п.п. 3.1.1 − 3.1.4.

3.10. Исследование логической функции XNOR. Смотри п.п. 3.1.1 − 3.1.4.