Параллельные сумматоры с параллельным переносом

Для организации параллельного переноса применяются специальные узлы — блоки ускоренного переноса.

Принцип ускоренного переноса заключается в том, что для каждого двоичного разряда дополнительно находятся два сигнала:

G — образование переноса и H — распространение переноса.

G_I = a_I·b_I

H_I = a_I + b_I

В случае G_I =1, то есть a_I=b_I =1, в данном i-разряде формируется сигнал переноса P_{I +1} в следующий высший разряд независимо от формирования функций суммы в предыдущих разрядах.

Если хотя бы одно из слагаемых a_I или b_I равно «1», то есть H_I =1, то перенос в последующий разряд производится при наличии сигнала переноса из предыдущего разряда.

Если H_I=H_{I –1}=1 и при этом существует сигнал переноса P_I из предыдущего в i-й разряд, то перенос производится сразу в i+2 разряд.

В общем случае процесс формирования ускоренного переноса описывается следующим уравнением:

P_{I +1} = G_I + H_I · G_{I –1} + H_I · H_{I –1}· G_{I –2} + … + H_I · H_{I –1}·…· H ₂· H ₁· P ₁

Блоки ускоренного переноса выпускаются в интегральном исполнении в виде отдельных микросхем или непосредственно со схемой сумматора или арифметико-логического устройства в одной микросхеме.

ЛЕКЦИЯ 20