Цифровые устройства

Цифровые устройства – это электронные функциональные узлы, которые обрабатывают цифровые сигналы.

Цифровые сигналы представляются двумя дискретными уровнями напряжений: высоким и низким (рис. 5.1). Эти уровни напряжений отображают логические значения «1» и «0». При положительной логике соблюдается следующее соответствие: 1→ ; 0 → . Высокий уровень напряжения интерпретируется как логическая 1, а низкий уровень – как логический ноль. Двоичная цифра (binary digit) представляет собой минимальный дискретный бит информации.

Для однозначного и надежного определения логического уровня электронным схемам, выполненным по технологии КМОП и ТТЛ, соответствуют не дискретные уровни, а некоторые диапазоны напряжений:

КМОП	1…1,5 В	3,5…5 В
ТТЛ	0…0,8 В	2,0…5,0 В

Логические уровни – это диапазоны напряжений, которые используются для представления логических состояний 0 и 1.

Логический элемент – это электронная схема, которая выполняет простейшую логическую операцию. Логические элементы реализуются в виде цифровых микросхем. Они составляют элементную базу цифровой электроники. Особенности функционирования и схемотехнической реализации изучает раздел электроники – микроэлектроника.

Базовыми логическими элементами являются схемы, которые реализуют логические функции И, ИЛИ, НЕ. Условные графические обозначения этих элементов приведены на рис. 5.2.

Элемент И вырабатывает на выходе 1, если на всех его входах присутствуют 1. Схема реализует логику совпадений по высокому уровню сигналов.

Элемент ИЛИ вырабатывает на выходе 1, если 1 присутствует хотя бы на одном входе. Схема передает высокий уровень логической 1 при любом сочетании единичных сигналов на входе.

Элемент НЕ (инвертор) вырабатывает на выходе сигнал, противоположный входному.

И X Y F

ИЛИ X Y F

Любое цифровое устройство можно реализовать на основе этих логических элементов. Аналогично логической полнотой обладают элементы ИЛИ-НЕ, а также И-НЕ (рис. 5.3).

Элемент И-НЕ вырабатывает сигнал, противоположный схеме И. Сигнал низкого уровня (логический 0) появляется на выходе только в одном случае: при наличии на всех его входах логической 1.

Элемент ИЛИ-НЕ вырабатывает сигнал, противоположный элементу ИЛИ. При наличии единичных сигналов на входе в любом сочетании не приведет к появлению 1 сигнала на выходе. Сигнал высокого уровня появляется на выходе только в одном случае: при наличии на всех его входах сигналов логического 0.

В качестве дополнительного логического элемента используется элемент исключающего ИЛИ, т.е. сумматор по модулю 2. В этом элементе исключен вариант передачи на выход 1-го сигнала при наличии 1-ых сигналов на всех его входах. Элемент реализует логику антисовпадений: 1-ый сигнал появляется на выходе, когда на входах действуют противоположные сигналы.

И-НЕ X Y F

ИЛИ-НЕ X Y F

F=X Y X Y F

Международные графические обозначения логических элементов приведены на рис. 5.4.

Вариант графического обозначения сумматора по модулю 2, а также его трехвходовая реализация приведены на рис. 5.5.

Схемотехническая реализация ЛЭ выполняется на основе различных типов транзисторов. Наибольшее распространение получили семейства логических схем, выполненных на основе биполярных транзисторов – транзисторно-транзисторная логика (ТТЛ) и на основе комплементарных МОП транзисторов – КМОП-логика (CMOS).

Большинство микросхем реализуется на основе КМОП-логики (рис. 5.6).

КМОП инвертор реализует логическую операцию НЕ. Схема инвертора приведена на рис. 5.7. Работу инвертора можно пояснить на основе модели, где транзисторы представлены соответствующими ключами (рис. 5.8). При низком уровне входного сигнала, который определяет логический нуль, транзистор с n-каналом соответствует нормально разомкнутому ключу – S1(состояние Р - разомкнут). При этом транзистор находится в режиме отсечки, т.е. закрыт. Транзистор с p-каналом соответствует нормально замкнутому ключу – S2 (состояние З - замкнут). При этом транзистор находится в омическом режиме, т.е. открыт и обладает минимальным сопротивлением.

Выход схемы подключается к источнику питания Е, что соответствует высокому уровню выходного сигнала, т.е. логической «1».

При высоком уровне входного сигнала ситуация в схеме противоположна. Тогда выход схемы подключается к корпусу, что соответствует логическому «0», т.е. низкому уровню .

Базовым элементом при КМОП-логике является элемент И-НЕ, схема которого приведена на рис. 5.9.

Принцип соединения транзисторов следующий.

1) Транзисторы с Р-каналом (VT2, VT4) соединяются параллельно.

2) Транзисторы с N-каналом (VT1, VT3) соединяются последовательно.

3) Стоки двух групп транзисторов, параллельных и последовательных соединяются и образуют выход ЛЭ.

4) Транзисторы с N-каналом являются управляющими и расположены в нижней части схемы.

Ключевые модели схемы, соответствующие различным сочетаниям входных сигналов, приведены на рис. 5.10-5.12.

Правила работы транзисторов в комплементарной паре.

1) Транзисторы в такой паре всегда находятся в противоположном состоянии.

2) Транзистор с N-каналом в комплементарной паре открыт (ключ замкнут), если на затворе действует высокий уровень, соответствующий логической 1.

Замечание.

1)быстродействие схемы И-НЕ выше, чем ИЛИ-НЕ, так как сопротивление открытого N-канального транзистора меньше;

2)максимальное количество входов (коэффициент объединения) ограничено 6, так как в противном случае увеличивается задержка сигнала.