Архитектура параллельного преобразования

Данная архитектура, называемая также full-flash, относится к преобразователям первого класса (рисунок 2.3).

N-разрядный АЦП такого типа содержит (2^N-1) компараторов и столько же источников опорного напряжения. На очередном цикле входное напряжение сохраняется схемой выборки и хранения, после чего происходит его сравнение со всеми опорными напряжениями. В результате с выходов компараторов снимается 2^N-1 – разрядный код, который преобразуется дешифратором в выходной код.

Рисунок 2.3 – Структурная схема АЦП параллельного преобразования

Реализация алгоритма преобразования в таком АЦП осуществляется за один цикл, поэтому такая архитектура позволяет достичь максимального быстродействия. Однако с увеличением разрядности число элементов схемы и, соответственно, площадь кристалла растут в геометрической прогрессии. Поэтому разрядность АЦП параллельного преобразования редко превышает восемь бит.