Матричный процессор (array processor). Набор связанных между собой идентичных процессоров, работающих одновременно под управлением общего устройства управления. Обычно в качестве управляющего устройства выступает центральный процессор. На рисунке 2.2.3 показана структурная организация матричного процессора, где управляющий процессор связан со всеми процессорными элементами (ПЭ), а пунктирными стрелками показаны межпроцессорные шины. Как правило, эти шины имеют низкую разрядность и не предназначены для передачи больших массивов данных.
Реализация матричных процессоров подразумевает использование их для параллельных выполнений однотипных SIMD операций над элементами массива (например, матричных вычислений). Однако в виде исключения бывают реализации такого рода процессоров для выполнения несвязанных параллельных вычислительных процессов. Матричные процессоры используются для быстрого решения задач, связанных с проведением большого объема математических вычислений или для ускорения обработки видеоинформации. Такие процессоры являются мощным средством решения задач, обладающих параллельным алгоритмом. Под матричными системами или матричными процессорами обычно понимается многопроцессорная система, в которой процессоры с помощью той или иной сети связи объединены в матрицу. Задача устройства управления матричным процессором совместно с операционной системой - эффективная загрузка матрицы процессоров и эффективная (быстрая) передача промежуточных результатов. В качестве объектов параллелизма могут выступать этапы решения задачи, машинные команды или даже битовые операции, реализующие машинную команду.
Рисунок 2.2.3 – Структурная организация матричного процессора.
Организация ЭВМ (6часов)
2. 3.1. Иерархическая структура памяти. Основная память машины. Сверхоперативное запоминающее устройство. Внешняя память, расслоение памяти.
Ассоциативная память. Организация КЭШ памяти. Структура. Алгоритмы замены.