Комбінаційні суматори

Це функціональні вузли, що здійснюють арифметичне підсумовування (додавання) чисел. У цифровій техніці підсумовування виконується в основному над двійковими (рідше двійково - десятковими) числами (кодами). Додавання богаторозрядного слова за допомогою суматора здійснюється порозрядно з урахуванням переносу в сусідній старший розряд. Тому при побудові суматора необхідно враховувати не лише появу переносу в даному розряді, але й можливість одержання аналогічного переносу від сусіднього молодшого розряду.

За принципом побудови і типом використаних елементів розрізняють комбінаційні та накопичуючи суматори. Результати проміжного порозрядного додавання у накопичуючих суматорах зберігається в елементарних комірках пам’яті. Комбінаційні суматори не мають запам’ятовувачів. У них додавання двійкових чисел здійснюється позиційним паралельним кодом одночасно. Як і у звичайних КП, результат на виході у комбінаційних суматорах зникає зразу після припинення дії вхідних сигналів. Тому до складу комбінаційний суматорів, як правило, входять вхідні регістри, тобто пристрої, що здатні записувати чи перезаписувати проміжний результат у послідовному або паралельному коді. Для додавання двійкових чисел можуть застосовуватись як одно -, так і багаторозрядні суматори, а сама процедура підсумовування може здійснюватись або послідовно, починаючи з молодшого розряду, або паралельно, коли всі розряди чисел додаються одночасно. Важливою ознакою паралельного суматора є спосіб організації переносу підсумовування. Розрізняють суматори з послідовним, паралельним /наскрізним/ та груповим переносом.

Як послідовні, так і паралельні суматори будуються на основі комбінаційного однорозрядного суматора, що складається з напівсуматора.

Напівсуматор – це пристрій (рис 1а), що має два входи (для доданків а і в) і два виходи (суми S і переносу Р), який призначений для виконання арифметичних дій за правилами, що наведені у табл. З табл. істинності видно, що напівсуматор виконує елементарне додавання двох однозарядних двійкових чисел та підсумовування отриманого результату з переносом у наступний старший розряд. Тому логічна структура напівсуматора має відображати стан обох виходів згідно з виразами:

рис.1.1

a	b	P	S

Табл. 1.

Відповідно до наведених виразів логічна структура напівсуматора має містити два ЛЕ: суматор за модулем 2 і кон’юнктор, що зображені на рис 1.б.

Однак у логіці роботи напівсуматора не передбачено переносу з сусіднього молодшого розряду, тому напівсуматор може здійснювати додавання тільки у молодшому розряді двійкових чисел. Поява одиниці переносу при додаванні двох розрядів дещо змінює правила підсумовування двійкових чисел.

Такий однорозрядний суматор потребує ще один (третій) вхід переносу з сусіднього молодшого розряду. Для цього служить так званий повний суматор.

Повний суматор (рис. 1.2а) реалізує процедуру додавання двох однорозрядних двійкових чисел з урахуванням переносу з молодшого розряду. Тому він має три входи (а_і, b_i, P_i) і два виходи (S_i i P_i+1). Логіка роботи повного суматора наведена у табл. 2, де а_і, b_i – доданки двійкових чисел в і-му розряді, а P_i, P_i+1- переноси, відповідно з молодшого розряду ²і² в

сусідній старший розряд ²і+1²; S_i – утворена сума в і-му розряді.

Рис.1.2

Табл.2

аi	bi	Pi	Pi+1	Si

Згідно з таблицею істинності (табл.2) робота повного суматора двійкових чисел описується такими логічними виразами:

(2)

За виразами (2) тепер можна побудувати повний суматор, структурна схема та умовне позначення якого зображені на рис.12а. (СІ – вхід переносу, від англ. Carry Input, СО – вихід переносу, від англ. Carry OutPut).

Для додавання двох n-розрядних двійкових чисел А і В потрібно використати n-однорозрядних повних суматорів. При цьому можуть бути два способи підсумовування – послідовне і паралельне. Застосування того чи іншого принципу підсумовування залежить від характеру вводу/виводу чисел та організації переносів багаторозрядного суматора.

Послідовний суматор (рис.1.3а) додає двійкові числа порозрядно, починаючи з молодшого розряду, з допомогою повного суматора. Утворений в даному розряді перенос Р_і+1, з допомогою схеми затримки (СЗ) затримується на один такт розряду і подається на вхід Р_і суматора у момент надходження наступного розряду доданків.

Рис.1.3.

Таким чином, завантаження доданків А і В та їх підсумовування відбувається з однаковою швидкістю: за один такт –один розряд, що забезпечує послідовне додавання чисел розряд за розрядом.

Перевага: простота апаратної реалізації.

Недолік: низька швидкодія.

Паралельний суматор підсумовує два багаторозрядних числа одночасно по всіх розрядах і характеризується різними способами передачі переносів від молодших до старших розрядів.

Якщо кожний біт переносу здійснюється послідовно з молодшого розряду до старшого, як це показано на рис.1.3б, то такий паралельний суматор називають суматором з послідовним переносом.

Для зменшення затримки застосовують принцип паралельного переносу, за яким вхідний перенос кожного розряду вибирається незалежно від переносу сусіднього молодшого розряду. Для цього застосовують спеціальні схеми прискореного переносу: