Организация памяти автоматов

а) При малом числе состояний (N < 12) для каждого состояния автомата a(t) предусмотрим независимый триггер Z(t). Тогда переход из состояния Z _i в со­стояние Z _j приведет к тому, что триггер Z _i, установленный в состояние 1 в момент t, в момент (t + 1) будет приведен в состояние «0», а триггер Z _j в момент (t + 1) будет приведен в состояние «1». Т.е. для представления памяти автомата потребуется столько триггеров, сколько состояний в автомате (для данного примера i = ), и переменные Z _i будут совпадать со значениями состояний a _i (i = ). Однако по­скольку необходимо разносить во времени Z _i (t) и Z _j (t + 1), то для реализации па­мяти автомата потребуется 2N триггеров, ведь не исключена ситуация перехода a _i (t)→a _i (t + 1), когда, находясь во втором состоянии, например, автомат снова должен вернуться во второе состояние при некоторых условиях.

Такой способ кодирования номеров состояний автомата называется унитарным, т.к. каждому десятичному номеру состояния соответствует независимый эле­мент памяти (код с одной «1»).

б) Двоичное кодирование номеров состояний в памяти автомата.

При числе состояний N > 12 число триггеров, равное 2N, становится большим. Затраты элементов памяти и логических схем «И» для передачи кодов Z₁, Z₂, …, Z _p (t) становятся неприемлемыми для экономичной реализации. В этом случае номера состояний автомата представляются двоичными кодами в виде ДПК или ДКГ. Тогда число триггеров P при N состояниях a(t) определится из соотно­шения:

2^P ≥ N, т.е. p = Int(log₂N), где Int обозначает целую часть числа. Для приведен­ного примера N = 10, следовательно, p = 4, и память автомата есть два четырехраз­рядных регистра с парафазной связью между ними. Т.е. вместо Z₁, Z₂, …, Z₉ в случае унитарного кодирования для ДПК (и для ДКГ) потребуется всего 4 пере­менных Z₀, Z₁, Z₂, Z₃ рис. 59. Следовательно, число триггеров с 18 снизится до 8.

Рассмотрим еще раз структурную схему рис. 58. Для правильного функцио­нирования автомата (отсутствие неуправляемой смены состояний, т.е. отсутствие гонок в автомате) требуется наличие двух сигналов синхронизации, действующих в разное время, т.е. пересечение сигналов во времени должно давать пустое мно­жество Ø.

Память автомата с оптимальным кодированием состояний. Во многих известных способах организации памяти не рассматрива­лись другие способы кодирования, кроме ДПК, ДКГ или унитарного кода. Кодирование внутренних состояний можно осуществлять, исходя из требо­ваний уменьшения аппаратурных затрат или увеличения надеж­ности функциони­рования автомата*.

Память быстродействующих автоматов. При организации памяти на двух последовательно соединенных регистрах а (t) и a (t +1) автомат работает по двухтактной схеме (τ и ). Но ведь полезной функ­цией автомата являются не его внутренние переходы из состояния в состоя­ние, а генерация выходных сигналов с₁, с₂,..., с_k (или А_l, A₂,..., A _k) в определенной логической взаимосвязи и временной последовательности.

О.Ф. Лобов и Н.А. Гасников [23] предложили параллельную организацию (рис. 60) памяти, позволяющую генерировать выходные микроопе­рации как по сигналу τ, так и по , сохраняя при этом временную после­довательность перехо­дов a (t) и a (t + 1). Для этого используются два параллельно работающих регистра, выходы которых объединены схемами «ИЛИ», т.е. по входам комбинационных схем работа производится как бы от единого регистра памяти. Синхронизация в параллельных блоках перекрестная: считывание кода происходит по синхроимпульсу τ с первого регистра памяти, а со второго – по сигналу . Пусть в Pг1 код a (t) через сборку схем «ИЛИ» пере­дан на комбинационные блоки в этот же временной промежуток (τ). Найден­ное значение a (t + 1) запишется в Рг2, а по сигналу Pг1 и Рг2 изменяют свою функ­цию на противоположную, т.е. в Pг1 окажется a (t + 1), а счи­тывание a (t) произой­дет с Рг2. Такая организация памяти позволяет по­высить быстродействие МПА в два раза на той же элементной базе.

Если для технологических процессов фактор быстродействия не яв­ляется оп­ределяющим (главным является надежность и безотказность), то в системах пере­дачи и приема дискретной информации надеж­ность связана с использованием корректирующих помехозащищенных ко­дов, причем кодирование и декодирова­ние производится в реальном мас­штабе времени, а обработка (во время самой пе­редачи и приема) осуще­ствляется по сложным алгоритмам. Для таких задач фак­тор времени яв­ляется одним из важнейших.

На рис. 60 буквами F₁ и F₂ обозначены комбинационные схемы для реализа­ции соответствующих систем булевых функций, т.е. комплекс F₁F₂ и есть та схема СА, которая представлена на рисунке.

Рис. 60

Блок с буквой Ш представляет собой шифратор для того случая, когда F₂ реализует функции формирования унитарных кодов f ₀, f ₁, …, f ₉, а в Pг1 и Pг2 про­изводится запись Z₀, Z₁, Z₂, Z₃ в ДПК.

Память автомата на счетчике. В большинстве случаев в графе переходов автомата можно выделить замкну­тый контур с последовательным чередованием номеров состояний. Для примера на рис. 59 такой контур образуется последовательностью вершин графа с номе­рами 0, 1, …, 8. Номер следующего состояния определяется из выражения а(t + 1) = а(t) + 1 или а(t + 1) = а(t) + 1. Символ «~» над α показывает, что может быть записано значение как α, так и . Вне этого контура лежат переходы

.

Следовательно, если в качестве одного из регистров памяти автомата взять счетчик, то всегда, когда функция R= f ₀ + f ₁ + f ₂ + f ₅ равна 1, необходимо использовать счетчик как регистр памяти состояния а (t) с переносом кода из регистра a (t + 1) по сигналу . Но если функция R= 0, то эта «связь» должна быть прервана, т.к. доста­точно прибавить 1 к счетчику для изменения (увеличения) номера его состоя­ния. Может также использоваться универсальный счетчик, работающий как на сложение, так и на вычитание. Очевидно, что этот более сложный случай должен быть рассмотрен отдельно и подробно.

В этом случае реализация функций при наличии счетчика вместо регистра может быть «экономически» более оправданной по сравнению с вариантом реали­зации функций F₂ без счетчика.