Розглянемо реалізацію алгоритму кодування шляхом додавання добутку із залишком .
Для одержання добутку використається -розрядний регістр зсуву із прямим зв'язком із входу на вихід. Для одержання залишку при діленні на многочлен використається -розрядний регістр зсуву зі зворотними зв'язками через суматори по модулю два. На практиці операції множення й ділення виконують за допомогою одного регістра зсуву із прямими й зворотними зв'язками, а операцію додавання інформаційного й контрольного компонентів коду реалізують шляхом комутації джерела сигналу логічними ключами.
Функціональна схема пристрою кодування для утворюючого многочлена , де – множники, що дорівнюють нулю або одиниці, наведена на рисунку 1. Тут, на відміну від звичайної схеми ділення, крім зворотних зв'язків з виходу останнього тригера на входи, для яких множники дорівнюють одиниці, уведений прямий зв'язок з виходу першого суматора на інші. Цим забезпечується одночасне множення вхідного коду на й ділення на .
|
|
На початку кодування ключ перебуває у верхньому положенні, а ключ – у нижньому. Інформаційна кодова комбінація з імпульсів подається безпосередньо на вихід й одночасно на схему множення-ділення. У схемі за = n – тактів формується залишок , що складається з контрольних символів. Після тактів ключ розмикається, а ключ переводиться в нижнє положення. За наступних тактів контрольні символи виводяться з регістра безпосередньо за інформаційними символами.
Рисунок 1
Приклад. На рисунку 2 наведена схема формування циклічного коду (7,4) для утворюючого многочлена . Робота схеми для інформаційного коду 1001 пояснюється за допомогою таблиці 6.
Рисунок 2
Таблиця 6 – Алгоритм формування циклічного коду
№ ТI | K1 | K2 | G | Вих. T1 | Вих. T2 | Вих. T3 | F | ||
↑ | ↓ | ||||||||
↑ | ↓ | ||||||||
↑ | ↓ | ||||||||
↑ | ↓ | ||||||||
↓ | ↑ | ||||||||
↓ | ↑ | ||||||||
↓ | ↑ |