Минимизация логических функций возбуждения и выходов

При реализации системы логических функций на программируемой логи­ческой матрице наиболее эффективен метод групповой минимизации.

Он состоит в следующем: в системе логических уравнений для функций возбуждения и функций выходов отыскиваются группы одинаковых элементар­ных конъюнкций. Для каждой группы вводится фиктивная переменная с каким - либо индексом. Далее все исходные логические уравнения переписываются в терминах фиктивных переменных. Затем на ПЛМ реализуют элементарные конъюнкции, соответствующие каждой фиктивной переменной и их дизъюнк­ции в соответствии с уравнениями, содержащими фиктивные пере­менные.

Введём для одинаковых конъюнкций фиктивные переменные z₁ – z₂₂.

Пусть:

z₁ =

z₂ =

z₃ =

z₄ =

z₅ =

z₆ =

z₇ =

z₈ =

z₉ =

z₁₀ =

z₁₁ =

z₁₂ =

z₁₃ =

z₁₄ =

z₁₅ =

z₁₆ =

z₁₇ =

z₁₈ =

z₁₉ =

z₂₀ =

z₂₁ =

z₂₂ =

z₂₃ =

z₂₄ =

z₂₅ =

z₂₆ =

z₂₇ =

 

 

Тогда функции возбуждения примут вид:

 

f₁= z₄ + z₆ + z₇ + z₈ + z₉ + z₁₁+ z₁₂+ z₁₃+ z₁₄+ z₂₀+ z₂₁+ z₂₂

f₂= z₁+ z₄ + z₅ + z₈ + z₁₀ + z₁₃ + z₁₇ + z₁₈ + z₁₉+ z₂₀+ z₂₁

f₃= z₃+ z₅ + z₇ + z₈ + z₉ + z₁₀ + z₁₂ + z₁₃ + z₁₇

f₄= z₃+ z₁₆ + z₁₇ + z₁₈+ z₁₉

 

А функции выходов:

 

y₁= z₂₀ + z₂₂ + z₉

y₂= z₂₄ + z₂₅ + z₁₄ + z₂₆ + z₁₇ + z₂₇ + z₂₁

y₃= z₁₄ + z₂₁ + z₂₂

y₄= z₂₃ + z₁₄ + z₂₆ + z₂₁

y₅= z₂₃ + z₉ + z₂₅ + z₂₆ + z₂₇ + z₂₀

y₆= z₂₄ + z₁₄ + z₂₆ + z₂₁

y₇= z₂₃ + z₁₄ + z₂₆ + z₂₂

 

 

7. Разработка и оформление схемы электрической функциональной синте­зиро­ванного синхронного управляющего автомата.

 

Схема электрическая функциональная синтезируемого УА состоит из объеди­нённых схем функциональных блока памяти (рисунок 7) и логического преоб­разователя, реализованного на двухуровневой программируемой логиче­ской матрице (ПЛМ).

ПЛМ – это интегральные схемы, позволяющие оперативно реализовывать достаточно сложные многовыходные логические преобразователи, закон функ­ционирования которых изначально представляется в естественной для че­ловека форме.

Схема электрическая функциональная управляющего автомата изобра­жена на рисунке 8.

 

 

 

Рис. 7

 

 

Как видно из рисунка 7, ПЛМ состоит из блока инверторов входных ло­гических переменных (х₁...х₆) и двух матриц. Матрица И реализует на шинах z₁...z₂₂ элементарные конъюнкции с любым набором прямых и инверсных зна­чений логических переменных х₁...х₆, а матрица ИЛИ реализует элементарные дизъ­юнкции с элементарными конъюнкциями, сформированными на шинах z₁...z₂₂. Матрицы И и ИЛИ представляют собой систему перпендикулярных проводни­ков, в узлах пересечения которых располагаются полупроводниковые элементы, реализующие с резисторами нагрузки операции И и ИЛИ. Операция И реализу­ется при помощи диодов, а операция ИЛИ - при помощи триодов.