Отличительные особенности портов ввода/вывода и DMA-контроллера ADSP-21160

Наиболее существенные изменения в ADSP-21160 претерпела организация портов ввода/вывода и IOP-процессора.

В DMA-контроллере для каждого буфера порта выделен собственный выделенный канал, поэтому контроллер поддерживает 14 каналов. Естественно, что при этом изменились номера каналов, связанных с линк-буферами LBUFx и буферами внешнего порта EPBx.

Поддерживаются режимы фиксированных приоритетов и циклического изменения приоритетов для групп DMA-каналов: 10-13 (каналы буферов внешнего порта) и 4-9 (каналы линк-буферов).

Линк-порты

Каждый линк-порт ADSP-21160 содержит 8 линий данных вместо 4-х у ADSP-21060 и позволяет использовать для обмена данными либо 4, либо все 8 линий. Передача данных может выполняться на 0.25, 0.33, 0.5 и 1.0 частоте процессорного ядра. Виды линий и их назначения остались без изменения: LxDAT_7-0 – линии для передачи данных, LxCLK –сигналы тактирования, LxACK – линия подтверждения. Идентична ADSP-21060 осталась схема назначения линк-портов линк-буферам с использованием регистра LAR.

Вместо одного регистра управления всеми линк-портами LCTL в процессоре появились два регистра: LCTL0 и LCTL1. LCTL0 управляет линк-буферами с 0 по 2, LCTL1 – линк-буферами с 3 по 5. Добавление нового регистра (а, точнее, расширение регистра LCTL) связано с расширением битового поля, соответствующего параметром каждого линк-буфера с 4 до 10 битов и группировкой всех битов, относящихся в линк-буферу вместе: LxEN, LxDEN, LxCHEN, LxTRAN, LxEXT, LxCLD (значение от 00 до 11 соответствуют делителю тактовой частоты процессора: 1, 0.5, 0.33, 0.25 (01=1, 10=2, 11=3. 00=4), т.е. фактически определяет степень "замедления" передачи данных через линк-порт), LxDMA2D (бит разрешения двумерной DMA-пересылки через линк-порт), LxPDRDE (связан с электронным управлением портом), LxDPWID (переключает количество задействованных линий данных: 4/8).

Поля регистров LCOM, LAR и LSRQ не изменились.

Вследствие изменения числа каналов DMA-контроллера в SHARC-2 с каждым линк-буфером связан свой канал: DMA канал 4 – линк-буфер № 0,..., DMA канал 9 – линк-буфер № 5.

Особое внимание следует уделить появлению (с соответствующим описанием в документации) ряда регистров и битов, предназначенных только для использования в многопроцессорной системе, организованной в виде mesh-multiprocessing.