double arrow

Внешний порт

Архитектура внешнего порта претерпела более серьезные изменения по сравнению с последовательными и линк-портами. Это связано в первую очередь с расширением внешней шины до 64 битов (для возможности хранения данных для режима SIMD) и поддержке режима пакетной передачи данных (burst transfers, поддержка микросхем памяти стандарта SBSRAM). В то же время процессор не поддерживает прямые пересылки инструкций (48 битов) и данных расширенной точности (40 битов) из внешней памяти или во внешнюю память из регистров данных. Для реализации таких обменов следует использовать специальные PX-регистры обмена между шинами, функциональные возможности которых не изменились по сравнению с ADSP-21060, а разрядность увеличилась до 64 битов.

Внешний порт функционирует с частотой сигнала CLKIN, а не процессорного ядра, поэтому временные характеристики интерфейса с внешней памятью связаны с частотой CLKIN (в ADSP-21160 частота процессорного ядра в 2 раза выше, чем частота CLKIN).

Интерфейс внешнего порта поддерживает синхронный и асинхронный режимы доступа к данным. При асинхронном режиме доступа (остался от первого поколения процессоров) сигнал CLCKIN используется только для индикации границ процессорного цикла: выполнение фактических операций возможны в любой момент времени в пределах этого интервала времени. Это позволяет использовать в системе устройства, синхронизируемые тактовыми импульсами от различных источников.

Синхронный режим предполагает взаимодействие по внешней шине между устройствами, тактируемыми одним и тем же сигналом CLKIN. Все операции выполняются по фронту сигнала CLKIN. Пакетная передача данных возможна только в синхронном режиме доступа к внешней шине. При этом мастер один раз (в начале цикла пакетной передачи) выставляет адрес на шину, а slave последовательно выставляет в каждом последующем такте по 64 бита (только) данных, расположенных последовательно в памяти (мастер для этого не инкрементирует адрес).

В связи с 64-битной разрядностью внешней и внутренних шин поддерживаются новые режимы упаковки данных при передаче и, соответственно увеличились разрядности полей в регистрах управления для указания режима упаковки.

Отличительные особенности компилятора cc21k.

Особенности компилятора cc21k для процессоров SHARC ADSP


Понравилась статья? Добавь ее в закладку (CTRL+D) и не забудь поделиться с друзьями:  



Сейчас читают про: