Содержание отчёта. Отчёт должен содержать

Отчёт должен содержать:

- титульный лист с указанием названия и номера лабораторной работы, номера варианта, фамилии И.О. преподавателя, номера группы и фамилий И.О. выполнивших работу студентов;

- таблицу истинности в соответствии с вариантом задания;

- таблицы минимизации функций по любому выбранному методу и сами функции, записанные в СДНФ или СКНФ;

- текст основной программы на языке VHDL;

- текст тестирующей программы на языке VHDL;

- временные диаграммы, соответствующие тестирующей программе и полученные в процессе моделирования логических функций в программе ModelSim.

Работа №2. Описание и моделирование нерегулярных логических схем.

Задание

Для заданной нерегулярной логической схемы:

- составить структурное VHDL-описание;

- выполнить моделирование на всех наборах значений входных переменных;

- построить таблицу истинности системы логических функций, реализуемых схемой;

- найти критический путь (или пути) схемы и определить соответствующее(-ие) ему (им) время задержки.