Классификация элементов и узлов ЭВМ

По функциональному назначению элементы ЭВМ могут быть разделены на:

- логические (реализующие одну из функций алгебры логики);

- запоминающие (для хранения одноразрядного двоичного числа);

- вспомогательные (для формирования и генерации импульсов, таймеры, элементы индикаторов, преобразователи уровней и т.п.).

По способу физического представления входных и выходных сигналов:

- импульсные;

- потенциальные;

Различают два типа узлов ЭВМ:

- комбинационные;

- накапливающие (с памятью).

В свою очередь комбинационные узлы включают сумматоры, схемы сравнения, шифраторы, дешифраторы, мультипликаторы, программируемые логические матрицы и т.д.

Накапливающие узлы - триггеры, регистры, счётчики и т.п.

ЭВМ 3-го поколения строились на основе базовых логических элементов (ЛЭ). Например, И-НЕ или ИЛИ-НЕ. Важнейшими характеристиками любого базового логического элемента является быстродействие и потребляемая мощность.

Сумматоры

Все вычисления в компьютере выполняются процессором с помощью арифметического - логического устройства (АЛУ). В состав АЛУ входят сумматоры, сдвигатели, регистры и другие элементы.

Арифметические операции (умножение, деление, вычитание, сложение) в процессоре сводятся к операции сложения двоичных чисел. Поэтому главной частью процессора являются сумматоры, которые как раз и обеспечивают такое сложение.

Существуют одноразрядный и многоразрядный двоичный сумматор. Одноразрядный двоичный сумматор предназначен для сложения чисел одного разряда. Такой сумматор на практике не используется и существует чисто теоретически для того, чтобы понять суть работы всего сумматора в целом.

Вспомним, что при сложении двоичных чисел в каждом разряде образуется сумма и при этом возможен перенос в старший разряд.

Например: 11101

1001

Введем обозначения: слагаемые (А, В), перенос из младшего разряда (Р₀) и перенос (Р). Схематично, сумматор можно изобразить так:

Через входы А и В поступают значения соответствующих разрядов двух слагаемых. Вход Р₀ – возможный перенос 1 из младшего разряда. Через выход S выходит значение суммы в соответствующих разрядах. Выход Р – возможный переход 1 в соседний старший разряд.

Таким образом, одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами, работа которого может быть описана следующей таблицей сложения:

Вход	Выход
А	В	Р0	S	Р

Для вычисления переноса в одноразрядном двоичном сумматоре реализуется следующее логическое выражение:

P = (A & B) v (A & P₀) v (B & P₀)

Составим таблицу истинности для этого выражения:

А	В	Р0	(A & B)	(A & P0)	(B & P0)	Р

Для вычисления суммы в одноразрядном двоичном сумматоре реализуется следующее логическое выражение:

S = (A v B v P₀) & v (A & B & P₀)

Докажем это с помощью таблицы истинности:

А	В	Р0	(A v B v P0)	(A & B & P0)		(A v B v P0) &	S

Многоразрядный двоичный сумматор образуется с помощью последовательно соединенных одноразрядных сумматоров. Схематично это можно изобразить так:

На каждый разряд ставится одноразрядный сумматор, причем выход (перенос) сумматора младшего разряда подключается ко входу сумматора старшего разряда.

Работа логических элементов описывается с помощью таблиц истинности.

Таким образом, сумматор — это электронная логическая схема, выполняющая суммирование двоичных чисел.

Сумматор служит, прежде всего, центральным узлом арифметико-логического устройства компьютера, однако он находит применение также и в других устройствах машины.

Триггер

Триггер — это электронная схема, применяемая в регистрах компьютера для запоминания одного двоичного разряда. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю.

Термин триггер происходит от английского слова trigger — защёлка, спусковой крючок. Для обозначения этой схемы в английском языке чаще употребляется термин flip-flop.

Самый распространённый тип триггера — так называемый RS-триггер (S и R, соответственно, от английских set — установка, и reset — сброс).

Триггер строится с помощью из двух логических элементов ИЛИ и двух элементов НЕ. На каждый из двух входов S и R могут подаваться входные сигналы в виде кратковременных импульсов. Они используются для установки триггера в единичное состояние и сброса в нулевое.

Схематично, триггер можно изобразить следующим образом: он имеет два симметричных входа S и R и два симметричных выхода Q и , причем выходной сигнал является логическим отрицанием сигнала Q.

Поскольку один триггер может запомнить только один разряд двоичного кода, то для запоминания байта нужно 8 триггеров, для запоминания килобайта, соответственно, 8 х 2¹⁰ = 8192 триггеров. Современные микросхемы памяти содержат миллионы триггеров.

Триггеры объединяются в регистры. В регистре может быть 8, 16, 32 или 64 триггера.