Статическая память. Структура микросхемы, элемент статической памяти

Статическая память - SRAM (Static Random Access Memory), как и следует из ее названия, способна хранить информацию в статическом режиме - то есть сколь угодно долго при отсутствии обращений (но при наличии питающего напряжения). Ячейки статической памяти реализуются на триггерах - элементах с двумя устойчивыми состояниями. По сравнению с динамической памятью эти ячейки более сложны и занимают больше места в кристалле, однако они проще в управлении и не требуют регенерации. Быстродействие и энергопотребление статической памяти определяется технологией изготовления и схемотехникой запоминающих ячеек.
Самая экономичная статическая память КМОП (или CMOS Memory) в тоже время и самая медленная память такого типа, имеет время доступа более 100 наносекунд, но зато пригодна для длительного хранения информации при питании от маломощной батареи. Применяется CMOS память в персональных компьютерах для хранения данных о конфигурации и для реализации внутренних часов.
Самая быстродействующая статическая память имеет время доступа в несколько наносекунд, что позволяет ей работать на частоте системной шины процессора, не требуя от него тактов ожидания. Относительно высокая удельная стоимость хранения информации и высокое энергопотребление при низкой плотности упаковки элементов не позволяет использовать SRAM в качестве оперативной памяти компьютеров.
Статические запоминающие устройства (SRAM) имеют перед динамическими то преимущество, что у них время выборки практически равно времени цикла записи или чтения. Выполненная по той же технологии что и процессор, статическая память имеет высокое быстродействие. Главным ограничением в использовании статической памяти является стоимость. При равной емкости с динамической, статическая память примерно в четыре раза дороже. Поэтому данный вид памяти получил распространение в высокопроизводительных системах в качестве внешней (относительно процессора) кэш памяти. Соотношение цена/производительность в этих системах играет не столь существенную роль. Однако, с появлением микросхем статической памяти большой емкости и ее удешевлением произойдет изменение сложившегося стереотипа использования схем памяти и производители компьютеров, возможно, пойдут на замену динамической памяти статической, пока же элементы статической памяти используются в оперативной динамической памяти, как быстрый конвейерный буфер для подготовки данных к выдаче на шину данных каждый такт системной шины.
Структура микросхемы статической памяти
Элементом памяти в статических ОЗУ является триггер, выполненный на транзисторах. Структура микросхемы статической памяти (рис.1.) включает матрицу накопителя содержащую М x N элементов памяти.

Рис.1. Структура микросхемы статической памяти
со словарной организацией.

Для временного хранения адреса используются адресные регистры кода адреса строки и кода адреса столбца. В состав микросхемы памяти входят дешифраторы кодов адреса строк и столбцов, усилители записисчитывания, устройство вводавывода и устройство управления. Для управления интегральной схемой (ИС) предназначены адресные сигналы A0...АК, обеспечивающие обращение к заданному элементу памяти (ЭП). Если статическая память выполнена в виде самостоятельной микросхемы, а не располагается непосредственно на кристалле процессора (внутренняя кэш память), линии ее входа чаще всего объединяют с линиями выхода, и требуемый режим работы приходится определять по состоянию специального вывода WE (Write Enable) - разрешение записи. Высокое состояние вывода WE готовит микросхему к чтению данных, а низкое - к записи. В статической памяти, размещенной на одном кристалле с процессором линии входа и выхода данных не объединяют, и поэтому содержимое одной ячейки можно читать параллельно с записью другой. Для выбора микросхемы используется управляющий сигнал CS (Chip Select), разрешающий доступ к накопителю по информационным входамвыходам DIO.
Матрица накопителя состоит из строк и столбцов, на пересечении которых размещены элементы памяти. По своему устройству матрица элементов статической памяти практически ничем не отличается от аналогичной ей матрицы элементов динамической памяти.
Важное отличие интерфейса статической памяти от интерфейса динамической памяти заключается в том, что в микросхемах статической памяти, имеющих значительно меньшую емкость (следовательно, меньшее количество адресных линий), можно не прибегать к мультиплексированию адреса строки и колонки. Для достижения наивысшей производительности, номера строк и столбцов передаются одновременно. Если в динамической памяти обращение к первой ячейке памяти требует 5-6 тактов, то в статической памяти для первого обращения достаточно 2-3х тактов системной шины.
Адрес ячейки памяти принимается в адресный регистр. Затем номера столбцов и строк поступают на декодеры адреса столбца и строки соответственно. После декодирования расшифрованный номер строки поступает на дополнительный декодер, вычисляющий, принадлежащую ей матрицу (обычно при организации микросхемы используется несколько матриц элементов памяти). В результате таких преобразований адреса открывается доступ к требуемой ячейке памяти или странице (современные микросхемы статической памяти, как и динамической, имеют страничную организацию). В зависимости от выбранного режима работы чувствительный усилитель, подсоединенный к шине данных матрицы, либо считывает состояние триггеров соответствующей строки матрицы, либо осуществляет запись информации.
Элемент статической памяти
Элемент статической памяти, вариант схемотехнической реализации которого по КМДП технологии приведен на pис.2, составляет статический триггер на МДП- транзисторах. Для построения триггера используются транзисторы VT1 - VT2 с каналами n - типа, VT3 - VT4 с каналами p - типа и ключи на транзисторах VT5, VT6, через которые триггер подключается к информационным шинам PШ0 и PШ1. Состояние ключей зависит от уровня сигнала дешифратора на шине строки Xi. При Xi = “1” - ключи открыты и информация с шин PШ0 и PШ1 записывается в триггер или передается из него на выход. Прием и передача информации производится парафазным кодом. Если состояние РШ1=D, то состояние РШ2 = D, при “0” на шине строки Xi - ключи закрыты, и триггер находится в режиме хранения. Для хранения информации в триггере необходим источник питания. При обращении к ИС для записи “0” или “1” следует подать соответствующие уровни на входы DIO, а затем подать код адреса, разрешающий сигнал CS и сигнал WR, соответствующий режиму записи. при подаче указанных сигналов возбуждается строка, выбранная дешифратором кода адреса строк, и открывается доступ по информационным (разрядным) шинам ко всем ЭП данной строки, одновременно возбуждается один из выходов дешифратора кода адреса столбцов, который коммутирует соответствующие столбцы читаемого слова на устройство ввода.

Рис.2. Элемент статической памяти.

Доступ к разрядным шинам выбранного столбца со стороны устройства вводавывода обеспечивает сигнал CS =1. Hастpойка устройства вводавывода на прием сигнала со входа DIO осуществляется сигналом WR = “1”.
Обращение к ИС для считывания информации происходит аналогично при значении сигнала WR равном “0”.
Чтение и запись данных, организация ввода/вывода
Обычно для реализации устройств вводавывода применяют усилители - формирователи ключевого типа с тремя состояниями выхода. Для одного разряда данных два таких усилителя образуют устройство ввода ОУ2 и вывода ОУ1 информации (рис.3.) Вход ОУ1 и выход ОУ2 соединены с шиной ввода-вывода с системной шиной данных. Для управления состоянием ключей предназначены сигналы V1 и V2, которые могут принимать значения "0" или "1", причем в одних устройствах выход переходит в третье состояние при "1" на управляющем входе V, в других - при “0”. Уровни сигналов CS и WE определяют уровни сигналов V1 и V2 так, что при запрещении сигналом CS=0 обращения к матрице накопителя, сигналы управления имеют нулевое значение и выходы ключей переходят в третье (высокоимпедансное) состояние. В режиме записи CS="1", WE ="1" открыт ключ У1, а у ключа У2 выход находится в третьем состоянии, в режиме считывания наоборот, открыт ключ У2, а у ключа У1 выход находится в третьем состоянии.

Рис.3. Устройство вводавывода

Быстрая и дорогая статическая память используется обычно в качестве кэш (процессорного внутреннего или внешнего), где хранится наиболее часто используемая процессором информация. При этом процессор оказывается менее зависим от быстродействия динамического ОЗУ. Высокопроизводительные микросхемы динамических ОЗУ, выполненные по новым технологиям, не в состоянии пока обеспечить достаточно высокого уровня производительности динамической оперативной памяти без использования статической кэш памяти.