Конвейерные АЦП

Конвейерные АЦП используют параллельную структуру, в которой каждая секция работает с одним или несколькими битами последовательных выборок параллельно. Это повышает скорость за счет мощности и задержки. Однако каждая секция конвейера много медленнее секции считывания. Конвейерные АЦП требуют точного усиления в ЦАПах и промежуточных усилителях и их секции должны устанавливаться до требуемого уровня линейности. Напротив, в АЦП считывания от компаратора требуется только малое напряжения сдвига нуля и способность преобразовывать его входные сигналы в цифровой уровень (т.е. никакого времени установления не требуется).

Конвейерные АЦП обеспечивают частоту преобразования до 100 Msps при числе разрядов от 8 до 14. Примером может служить 10-разрядный МАХ1449 с частотой преобразования 105 Msps. При одинаковой разрядности частота преобразования у конвейерных АЦП на порядок меньше. Однако для применений, где требуется разрешение 10 и более разрядов и скорость преобразования порядка 100 Msps конвейерные АЦП оптимальны. При меньшем числе разрядов предпочтительны АЦП считывания.

3.2 Конвейерные АЦП [Д12]

Конвейерные АЦП стали наиболее популярной архитектурой для аналого-цифрового преобразования с частотами от нескольких миллионов до более чем 100 миллионов выборок в секунду и разрешением от 8 разрядов (при больших скоростях) до 16 разрядов (при меньших скоростях). Обеспечиваемые ими характеристики удовлетворяют потребностям широкого круга применений, таких как ПЗС матрицы, ультразвуковые медицинские приборы, цифровые приемники, цифровое видео, кабельные модемы и быстрый Ethernet. В области меньших скоростей конвейерные АЦП конкурируют с АЦП последовательного приближения и сигма-дельта АЦП, в области больших скоростей – с АЦП считывания, однако прогресс последних лет существенно улучшил такие характеристики конвейерных АЦП, как скорость, разрешение, динамика и энергопотребление и расширил область их применения.

Архитектура конвейерных АЦП

На рис.3.2.1 приведена возможная блок-схема 12-разрядного конвейерного АЦП. Здесь входной сигнал сначала выбирается и сохраняется устройством выборки/хранения, в то время когда он преобразуется в первой секции 3-разрядным АЦП считывания. Полученный код подается на 3-разрядный ЦАП (имеющий точность 12-разрядного), выходное напряжение которого вычитается из входного. Полученная разность напряжений («остаток») затем усиливается в 4 раза и подается на вход второй секции и т.д. При продвижении по конвейеру обеспечивается выработка 3-разрядных кодов в каждой секции. В конце конвейера стоит 4-разрядный АЦП считывания, который определяет младшие 4 бита. Коды, выработанные в секциях АЦП, соответствуют различным моментам времени, поэтому они совмещаются во времени сдвиговыми регистрами перед подачей на логику, формирующую выходной код. Заметим, что как только некоторая секция закончила обработку полученной выборки, определила код и передача остаток в следующую секцию, она готова начать обработку следующей выборки. Такой конвейерный режим работы поддерживается устройствами выборки/хранения, включенными в каждую секцию и обеспечивает повышенную производительность.

Рис.3.2.1

Запаздывание

Поскольку каждая выборка должна продвинуться через весь конвейер, чтобы получились все коды, необходимые для формирования выходного кода, в конвейерном АЦП возникает задержка выработки данных. Для архитектуры, приведенной на рис. 3.2.1 задержка составляет три цикла. Возникновение задержки иллюстрируется рис. 3.2.2.

Рис.3.2.2

Цифровая коррекция ошибки

Большинство современных конвейерных АЦП применяет процедуру, названную цифровой коррекцией ошибки для существенного снижения требований к точности применяемых в секциях АЦП считывания и их компараторам. Посмотрим на рис. 3.2.1. и отметим, что остаток после сравнения в 3-разрядной секции имеет динамический диапазон в 1/8 от входной величины, а усиливается он перед передачей в следующую секцию только в 4 раза. Таким образом, входной для секции 2 сигнал занимает только половину динамического диапазона 3-разрядного АЦП секции 2 (в случае, если секция 1 осуществила преобразование без погрешности).

Если один из компараторов в секции 1 имеет значительное смещение нуля, то 3-разрядный АЦП считывания этой секции вырабатывает неправильный код, ЦАП формирует соответственно неправильное напряжение и секция выдает искаженный остаток для последующей обработки. Однако можно показать, что, пока усиленный искаженный остаток не выйдет за пределы динамического диапазона последующей секции, код, выработанный последующей частью конвейера, будучи добавлен к искаженному коду 1 секции, даст в результате правильный выходной код. Вывод – ни один из АЦП считывания в конвейерном АЦП не должен иметь такую же точность, как весь АЦП. Реальные требования к точности 3-разрядных АЦП в секциях с первой по четвертую составляют единицу четвертого разряда.

Необходимо отметить, что ошибки последней 4-разрядной секции не корректируются логикой, однако с учетом четырехкратного умножения на 4 в предыдущих секциях их вклад в результат невелик и требования к АЦП этой секции так же не выходят за пределы 4 разрядов.

Не смотря на то, что в примере рис. 3.2.1 каждая секция вырабатывает 3-разрядный код, при формировании выходного кода из них используются только два разряда, один лишний разряд нужен только для уменьшения веса остатка, обеспечивая расширенный диапазон для последующей секции для цифровой коррекции. Это так называемое 1-разрядное перекрытие между соседними секциями. Эффективное число разрядов выходного кода всего АЦП определяется как 2+2+2+2+4=12 бит.

Точность компонентов

Цифровая коррекция не корректирует ошибки усиления и линейности отдельных ЦАП и усилителей. В частности первые ЦАП и устройство выборки/хранения должны иметь 12-разрядную точность, в то время как от компонентов последующих секций требуется меньшая точность (например, 10 бит в секции 2, 8 бит в секции 3 и т.д.), поскольку их погрешность приводится ко входу делением на коэффициент усиления предыдущих промежуточных усилителей.

В большинстве конвейерных АЦП, разработанных на основе КМОП или БИКМОП технологий, устройство выборки/хранения, ЦАП, сумматор и усилитель обычно выполняются как единый схемный блок на переключаемых конденсаторах, называемый умножающим ЦАП. Главным фактором, ограничивающим точность умножающего ЦАП, является разброс величин внутренних конденсаторов. Чисто биполярная реализация этого блока более сложная и страдает от рассогласования величин резисторов в источниках тока ЦАП и промежуточных усилителей.

В общем случае, для обеспечения 12-разрядной и более точности необходимо применение каких-либо форм подгонки конденсаторов/резисторов и ли цифровой калибровки, особенно для первой пары секций.

Цифровая калибровка

Семейство конвейерных АЦП МАХ1200 (16 бит, 1 Msps), МАХ1201 (14 бит, 1 Msps), МАХ1205 (14 бит, 2 Msps) использует цифровую калибровку для обеспечения высокой точности и динамических характеристик. АЦП этого семейства выполнены по технологии КМОП и состоят из четырех 4-разрядных секций и 5-разрядного АЦП считывания на конце конвейера. С учетом одноразрядного перекрытия эта архитектура дает 3+3+3+3+5=17 разрядов (см. рис.3.2.3). Дополнительные биты (от одного до трех) требуются в цифровой калибровке для определения погрешности с более высоким разрешением, чем точность корректируемого АЦП и при формировании выходного кода отбрасываются.

Рис.3.2.3

Калибровка начинается с умножающего ЦАП третьей секции, ошибки последующих секций достаточно малы, чтобы их не корректировать. Выходной сигнал третьей секции оцифровывается последующей частью конвейера, и ошибка сохраняется во внутреннем ОЗУ. После калибровки третьей секции аналогичным образом калибруется вторая секция и затем первая. Для исключения влияния шумов при калибровке (особенно второй и первой секций) используется усреднение результатов. В рабочем режиме значения погрешности вызываются из внутреннего ОЗУ и используются для уточнения кода, вырабатываемого логикой цифровой коррекции.

Различные варианты преобразователей

Из рис.3.2.1 видно, что в зависимости от числа бит, определяемых в каждой секции, и применения калибровки или подгонки первых секций, может быть множество вариантов архитектуры конвейерных АЦП. Деление на секции с некоторым числом разрядов определяется, отчасти, желаемым быстродействием и разрешением. В общем, есть тенденция для высокоскоростных конвейерных АЦП к уменьшению числа разрядов в секции (вплоть до одного разряда и усиления промежуточного усилителя, равного 2). Это обусловлено трудностью реализации на КМОП широкополосных усилителей с большим усилением. Более медленные КМОП и все биполярные АЦП используют большее число бит в секции. Это дает в результате и меньшую задержку данных.

Конвейерные АЦП семейства МАХ1425/МАХ1426 (10 разрядов и 10 Msps/20 Msps) используют популярную архитектуру с 1,5 битами на секцию (1 значащий разряд и 0,5 разряда перекрытия). АЦП в секции реализован в виде только двух компараторов. Можно показать, что такая секция у учетом цифровой коррекции работает так же, как полная 2-разрядная.

Конвейерные АЦП семейства МАХ1444/ МАХ1446/ МАХ1448/ МАХ1449 (10 разрядов и 40/60/80/105 Msps) – одно из самых последних поколений быстродействующих и экономичных АЦП фирмы Maxim, также используют эту архитектуру.

Сравнение конвейерных АЦП с другими архитектурами