Альтернативные функции порта Р3

Мікропроцесор — складний програмнокерований пристрій, призначений для обробки цифрової інформації та керування процесом цієї обробки, виконаний у вигляді однієї чи кількох ін­тегральних мікросхем підвищеного ступеня інтеграції (ВІС чи НВІС).

Утверждения

Взаимное расположение прямых на эпюре.

1. Прямая а_1, заданная горизонтальной и вертикальной проекцией не параллельной плоскости проектирования, лежит в плоскости соответственно плоскости α.

2. Прямая а(а_1,а₂) параллельна плоскости V лежит в плоскости α(S_V,S_h) , когда след А_h S_h, а₁ параллельна оси проекции, а₂ параллельна S_h.

3. Прямая b_{1 ,} задання проекциями b_1, b_{2 ,} параллельна плоскости h, лежит в плоскости α(S_V,S_h) , когда след b_rS_r в b₂ параллельной оси проектных b₁ параллельна S_h.

Определение 11.1. Изображение некоторой фигуры F называется полным, если к нему можно присоединить изображение некоторого аффинного репера, так что все точки и прямые фигуры F будут определяться. В противном случае – изображение неполное.

К полным изображениям относятся изображения призмы, цилиндра, конуса, шара.

полная фигура Шестивершинник изображение

неполное

		Число точек, которое надо добавить, чтобы неполное стало полным, называют коэффициентом неполноты. Зная точку К мы строем АК=(АВС)(SAD) D3 D=SK D3 D. D3 D║AS.

Замечание: Если необходимо построить сечение плоскости некоторой фигуры, где её изображение является неполным, то можно дополнить его до полного произвольным введением элементов.

Задача: Дано изображение пирамиды DABC и прямая пересечения её грани АВD и BCD в точках M и N соответственно. Найти след прямой MN на плоскости основания основание АВС.

Задача:

Построить точку Х (аксонометрическую проекцию) по заданной вторичной проекции Х ₃, если известно, что точка Х пространства лежит в плоскости заданной тремя точками (АА₃), (ВВ₃), (СС₃).

_1. В₃С₃

_2. А₃Х₃

_3. А₃Х₃ В₃С₃

_4. АА₃ //LL₃

_5. BC LL₃= L

_6. AL

_7. XX₃ AL=X

Задача:

Построить след плоскости, заданной тремя точками, не лежащими на одной прямой (АА₃, ВВ₃, СС₃ ).

1.А₀=АВ А₃В₃

_2. В₀₌ВС В₃С₃

_. С₀=АС А₃С₃

P₀ =А₀В₀ –искомая.

Інтегральна мікросхема (ІМС) — мікроелектронний виріб, що виконує певну функцію перетворення, обробку сигналів і (чи) накопичення інформації, який має велику щільність упакування електрично з’єднаних елементів (чи елементів і компонентів) та (чи) кристалів і розгляда­ється щодо вимог випробувань, постачання та експлуата­ції як єдине ціле.

Напівпровідникова ІМС — інтегральна мікросхема, всі елементи та міжелементні з’єднання якої виконані все­редині й на поверхні напівпровідника.

Цифрова ІМС — інтегральна мікросхема, призначена для перетворення й обробки сигналів, що змінюються за законом дискретної функції.

Ступінь інтеграції — показник ступеня складності ІМС, що характеризується кількістю елементів і компонен­тів, які містяться в ній. Ступінь інтеграції визначається за формулою k = lg'/V, де k — коефіцієнт, що визначає ступінь інтеграції, значення якого округлюється до найбільшого цілого числа; N — число елементів і компонентів ІМС.

Велика інтегральна мікросхема (ВІС) — інтегральна мікросхема, що містить 500 і більше елементів, виготовле­них за біполярною технологією, або 1000 і більше елемен­тів, виготовлених за МДП-технологією, надвелика інтег­ральна схема (НВІС) — понад 10 000 елементів.

Комплект ВІС — сукупність типів ВІС, що виконують різноманітні функції, сумісні за архітектурою, конструк­тивним виконанням та електричними параметрами і за­безпечують можливість їх сумісного використання при виготовленні мікропроцесорної техніки.

Мікропроцесорний комплект (МПК) — сукупність мікропроцесорних та інших ІМС, які сумісні за архітек­турою, конструктивним виконанням та електричними параметрами і забезпечують можливість їх сумісного ви­користання.

Мікропроцесор описується численними параметрами, притаманними як електронним приладам (швидкодія, споживана потужність, габарити, маса, кількість рівнів живлення, надійність, вартість, тип корпуса, темпера­турний діапазон та ін.), так і обчислювальним засобам (розрядність, цикл виконання команди чи мікрокоманди, кількість внутрішніх регістрів, наявність мікропрограм- ного рівня, тип стекової пам’яті, склад програмного за­безпечення та ін.).

Мікропроцесорний пристрій (МПП) — функціонально і конструк­тивно закінчений виріб, що є схемно-конструктивним з'єднанням кількох мікросхем, у тому числі одного чи декількох мікропроцесо­рів, призначений для виконання однієї чи кількох з функцій: одер­жання, обробка, передання, перетворення інформації та керу­вання.

МПП має уніфіковані з’єднувальні характеристики (інтерфейс, конструкцію та ін.) і функціонує у складі пев­ної технічної системи.

Мікропроцесорна система (МПС) — сукупність значної кількості функціональних пристроїв, одним з яких є мікропроцесор.

Мікропроцесор є ядром цієї системи і виконує функції центрального пристрою керування та пристрою арифме- тично-логічного перетворення даних. Всі пристрої МПС мають стандартний інтерфейс і підключаються до єдиної інформаційної магістралі.

Мікропроцесорна техніка — мікропроцесори і пристрої обчис­лювальної техніки та автоматики, виконані на їх основі.

Це найзагальніше поняття обчислювальної техніки. На сьогодні майже вся вона побудована на базі мікропро­цесорних пристроїв.

МікроЕОМ загального призначення — мікроЕОМ, що мають ве­ликі операційні ресурси, пристосовані для обробки різноманітних числових і текстових даних та призначені для користування в об­числювальних центрах.

Це найпоширеніший клас мікроЕОМ, який є базовим для персональних комп’ютерів

Спеціалізовані ЕОМ — ЕОМ, призначені для реалізації певного конкретного алгоритму: перетворення Фур'є, обчислення кореля­ційних функцій та ін.

Вони є вузькопрофільними ЕОМ з обмеженою кількіс­тю системних команд.

Вбудована мікроЕОМ (мікропроцесорний пристрій) — блок об­робки даних і керування, призначений для використання в побу­тових приладах, системах технологічного контролю чи керування, периферійних пристроях ЕОМ, оргтехніці та ін.

Найбільш масово ці ЕОМ використовують у побутовій техніці (телевізори, магнітоли, пральні машини та ін.)

Комп’ютер персональний (персональна ЕОМ) — діалогова сис­тема індивідуального користування, реалізована на базі мікро­процесорних засобів, малогабаритних зовнішніх запам'ятовуючих пристроїв і пристроїв реєстрації даних, які забезпечують доступ до всіх ресурсів ЕОМ за допомогою розвинутої системи програму­вання мовою високого рівня.

Це — невелика за розміром і вартістю універсальна мікроЕОМ, призначена для індивідуального користування. Побутові персональні комп’ютери виконують функції до­машнього інформаційного центра. Професійні персональні комп’ютери призначені для автоматизації різноманітних операцій обробки великих обсягів інформації на робочому місці спеціаліста.

Мікроконтролер — керований пристрій, виконаний на одному чи кількох кристалах, функціями якого є логічний аналіз і керу­вання.

1.1.2 Класифікація мікропроцесорів

За кількістю ВІС розрізняють однокристальні, багатокристальні та багатокристальні секціоновані МП.

Однокристальні МП реалізують усі апаратні засоби процесора у вигляді однієї ВІС або НВІС. Однокристаль- ний МП має фіксовану розрядність, набір команд і конс­труктивно виконаний у вигляді однієї інтегральної схеми (ІС). Усі здійснювані ним операції визначаються набором команд МП. Особливістю однокристального МП є наяв­ність внутрішньої магістралі для передачі внутрішніх ін­формаційних даних і керуючих сигналів. Можливості цих МП обмежені апаратурними ресурсами кристала і корпу­са, але із збільшенням ступеня інтеграції кристала та кількості виводів корпуса параметри МП безперервно по­ліпшуються.

У багатокристальних МП логічна структура розподі­ляється на функціонально закінчені частини, які реалізу­ються у вигляді окремих ВІС та НВІС або окремих криста­лів в одній НВІС.

Багатокристальні секціоновані МП складаються з набору мікропроцесорних секцій.

Мікропроцесорна секція — мікропроцесорна інтегральна схема, яка реалізує частину МП і має засоби простого функціо­нального об'єднання з однотипними або іншими мікропроцесор­ними секціями для побудови закінчених МП, МПП або мікроЕОМ.

Керування секціонованими МП здійснюється мікро- програмними засобами. До секціонованих МПК належать ВІС серій: К1800, КР1802, КМ1804 та ін. Головне їх приз­начення — створення високопродуктивних багаторозряд- них МП і МПС, на базі яких реалізуються різноманітні ке­руючі обчислювальні системи.

Основу МПК ВІС становить базовий комплект ІМС од­нієї серії. Він може складатися з ІС однокристального МП з фіксованими розрядністю та набором команд або ком­плекту ВІС однокристального МП. Для розширення функ­ціональних можливостей МП базовий МПК ВІС доповню­ється іншими типами ВІС: ОЗП, ПЗП, ППЗП, інтерфейсними інтегральними схемами, контролерами зовнішніх пристроїв та ін.

За типом оброблюваних сигналів розрізняють цифрові та аналогові МП. В обох типах МП обробка інформації цифрова. В цифрових МП обробляються суто цифрові сигнали, а в аналогових для обробки аналогових сигналів вбудовано аналого-цифровий пристрій (АЦП) і цифро-ана- логовий перетворювач (ЦАП). У них вхідні аналогові сиг­нали передаються в МП через АЦП, обробляються в циф­ровій формі, перетворюються на аналогову форму в ЦАП і надходять на вихід.

Тема 1.2 Системи счислення и коды используемые в ЭВТ

1.2.1 Общая характеристика систем счисления.

1.2.2 Характеристика двоичной системы счисления.

1.2.3 Характеристика шестнадцатеричной системы счисления.

1.2.4 Характеристика двоично-десятичной системы счисления.

1.2.5 Способы обозначения чисел в различных системах счисления.

1.2.1 Общая характеристика систем счисления.

Системой счисления называется совокупность цифр и правил для записи чисел. Запись числа в той или иной системе счисления называется его кодом. Все системы счисления делятся на позиционные и непозиционные. Для записи чисел в позиционной системе счисления используют определенное количество графических знаков (цифр и букв), которые отличаются один от другого.Число таких знаков q называется основой позиционной системы счисления. Например в распространенной в повседневной жизни десятичной системе счисления используются следующие десять знаков (цифр): 0,1,2,3,4,5,6,7,8,9 – следовательно основа такой системы счисления q=10 равна десяти, поэтому она и называется десятичной.

В позиционных системах счисления значения каждой цифры определяется ее изображением и позицией в числе. Отдельные позиции в записи числа называются разрядами, а номер позиции – номером разряда. Число разрядов в записи числа называется его разрядностью и совпадает с длиной числа. Например:

1 – одноразрядное число 1;

10 – двухразрядное число, поскольку в нем единица смещена на одну позицию (один разряд) влево, то это уже будет число не один а десять;

126 – трехразрядное число в котором цифра 6 указывает на количество единиц (первый разряд), цифра 2 – количество десятков (второй разряд), цифра 1 – количество сотен (третий разряд). Это число можно записать в виде 126 = 1 10² + 210¹ + 610⁰, т. е. любое число в позиционной системе счисления записываэтся как сумма значений каждого разряда умноженного на основу системы счисления в степени соответствующей данному разряду.

В непозиционных системах счисления значение каждой цифры не зависит от ее позиции. Найболее известной непозиционной системой счисления является римская, в которой используется семь знаков - I, V, X, L, C, D, M, которые соответствуют таким значениям:

I V X L C D M

1 5 10 50 100 500 1000

Например: III – 3; LIX – 59; DLV – 555

Недостатком непозиционной системы счисления является отсуствие ноля и формальных правил записи чисел и соответственно арифметических действий с ними (хотя за традицией римские числа часто используют при нумерации разделов в книгах, веков в истории и т.п.). В электронно-вычислительных устройствах и системах используют позиционные системы счисления с различным основанием.

1.2.2 Характеристика двоичной системы счисления

Система счисления с основанием два называется двоичной. В ней используются две цифры 0 и 1. Эта система найболее распространена в электронно-вычислительных средствах поскольку ее легче всего реализовать с помощью двухпозиционных электронных элементов. Все числа в двоичной системе счисления представляются в виде последовательности цифр 0 и 1.

Перевод чисел из десятичной системы счисления в двоичную осуществляется последовательным делением десятичного числа на два (основание двоичной системы счисления) до появления неделимого частного. Остатки от деления (1 или 0) записуются в соответствующие разряды двоичного числа, начиная слева направо.

Например: Перевод целого десятичного числа А=118 в двоичное.

Начальное число Часное Остаток

118:2 59 0

59:2 29 1

29:2 14 1

14:2 7 0

7:2 3 1

3:2 1 1

1:2 - 1

1 1 1 0 1 1 0

Результат: А = 118₁₀ = 1110110₂

Перевод с двоичной системы счисления в десятичную осуществляется путем суммирования произведений образующихся при перемножении значений каждого разряда двоичного числа на два в степени соответствующей этому разряду.

Например: Перевод двоичного числа А=101111₂ в десятичное

101111₂ = 12⁵ + 02⁴ + 12³ + 12² + 12¹ + 12⁰ = 32 + 0 + 8 + 4 + 2 + 1 = 47₁₀

За минимальную единицу информации в цифровой вычислительной технике принято однорозрядное двоичное число называемое - бит. Бит – это однорозрядное двоичное число, которое принимает значение 1 (наличие информации) или 0 (отсуствие информации). Совокупность бит образует слово, которое и обрабатывается цифровым вычислительным устройством. Длина слова данныхдля того или иного вычислительного устройства является фиксированой и характеризуется разрядностью, которая определяется количеством бит в слове. Типовыми для вычислительной техники являются слова длиной 4,8,12,16,32 и 64 разряда.

Бит который в записи двоичного слова стоит слева называется старшим битом относительно тех итов которые записаны справа от него. В вычислительной технике принято называть:

- четырехразрядное двоичное слово – тетрадой;

- восьмиразрядное двоичное слово – байом;

- шестнадцатиразрядное двоичное слово – словом.

Из вышеуказанного следует что байт содержит в себе две тетрады, младшую (в записи числа она находится правее) и старшую (в записи числа она находится левее). Шестнадцатиразрядное слово содержит в себе два байта. На рисунке 1.1 показана структура 16 – битового двоичного слова:

старший бит младший бит

1

0

0

1

1

Старшая тетрада Младшая тетрада Старшая тетрада Младшая тетрада

Старший байт Младший байт

Слово

Рисунок 1.1 Структура 16 – битового двоичного слова

1.2.3 Характеристика шестнадцатеричной системы счисления

Шестнадцатеричная система счисления это система счисления с основанием шестнадцать. В ней используются следующие шестнадцать символов:1,2,3,4,5,6,7,8,9,A,B,C,D,E,F. Каждому шестнадцатеричному символу соответствует четырехразрядное число в двоичном коде. В таблице 1.1 приведено соответствие записи чисел в десятичном, двоичном и шестнадцатеричном кодах

Таблица 1.1 – Запись чисел в разных кодах (системах счисления)

Десятичный код	Двоичный код	Шестнадцатеричный код
		A
		B
		C
		D
		E
		F

Для преобразования двоичного кода в шестнадцатеричный код исходное двоичное число делится на тетрады начиная с младшего бита с припиской слева, в случае необходимости, незначащих нолей. Потом значение каждой тетрады заменяется соответствующм шестнадцатеричным символом (согласно таблицы 1.1). Нпример:

0101 0111 1101 1111 0001₂ = 57DF1₁₆

При обратном преобразовании каждый символ шестнадцатеричного числа заменяется двоичной тетрадой (согласно таблицы 1.1).

Нпример: 2EC4A₁₆ = 0010 1110 1100 0100 1010₂

При записи шестнадцатеричного числа необходимо помнить: если старший разряд шестнадцатеричного числа начинается с буквы то перед ней необходимо ставить 0, а если с цифры то 0 не ставится. Например: 0D2CE1₁₆; 5EB63₁₆. Шестнадцатеричный код, с позиции применения его для записи программ микропроцессорных устройств является более компактным нежели двоичный.

1.2.4 Характеристика двоично - десятичной системы счисления

Двоично - десятичная система счисления это система счисления в которой каждая десятичная цифра заменяется соответствующим ей двоичным четырехразрядным числом (двоичной тетрадой). Например: А₁₀ = 725₁₀ = 0111 0010 0101 _{2 – 10}. По внешнему виду двоично – десятичные числа ничем не отличаются от двоичных, но их аналогами не являются. Для примера найдем десятичный эквивалент полученого выше двоично – десятичного числа, считая его двоичным: А = 011100100101₂ = 02¹¹ + 12¹⁰ + 12⁹ + 12⁸ + 02⁷ + 02⁶ + 12⁵ + 02⁴ + 02³ + 12² + 02¹ + 12⁰ = 0 + 1024 + 512 + 256 + 0 + 0 + 32 + 0 + 0 + 4 + 0 = 1738₁₀. Как видим результат не соответствует исходному десятичному числу А₁₀=725.

1.2.5 Способы обозначения чисел в различных системах счисления

Для обозначения чисел в различных системах счисления кроме вышепоказанного (приписка нижнего индекса перед значением младшего разряда) существуюти другие способы. Найболее распространенный способ – добавление в конце числа латинской буквы, которая обозначает систему счисления. Так для обозначения шестнадцатеричных чисел используется латинская буква H (h). Для двоичной системы – латинская буква B (b). Десятичные числа при таком способе обозначения записуются либо совсем без буквы, либо обозначаются латинской буквой D (d).

Тема 1.3 Арифметические основы компьютерной схемотехники

1.3.1 Арифметические действия над двоичными числами с использованием прямого кода.

1.3.2 Арифметические действия над двоичными числами с использованием обратного кода.

1.3.1 Арифметические действия над двоичными числами с использованием прямого кода.

Арифметические операции в двоичной системе счисления выполняются согласно тех же правил что ив десятичной, за исключением того, что перенос в следующий разряд осуществляется после того, как сумма достигнет не десяти а двух (1+1). Например:

0 + 0 = 0

0 + 1 = 1

1 + 0 =1

1 + 1 = 10

Сложение многоразрядных двоичных чисел осуществляется поразрядно с учетом переноса из младшего разряда в старший. Пример сложения двух многоразрядных двоичных чисел приведен ниже.

1 1 1 1 1

0 1 0 1 1 1 0 0B → 92D

+

0 1 1 0 1 1 1 0B → 110D

1 1 0 0 1 0 1 0B → 202D

При выполнении вычитания двоичных чисел необходимо помнить, что единица стоящая в более старшем разряде, содержит в себе две единицы того разряда который стоит перед ней. Пример вычитания одноразрядных двоичных чисел:

0 – 0 =0;

1 – 0 = 1;

1 – 1 = 0.

Пример вычитания многоразрядных двоичных чисел:

1+ 1 1+ 1 1+1 1+ 1 1+ 1 1+1

1 0 0 0 1 0 1 0B → 138D

-

0 0 1 1 0 1 1 1B → 55D

0 1 0 1 0 0 1 1B → 83D

1.3.2 Арифметические действия над двоичными числами с использованием дополнительного кода.

Для выполнения арифметических операций над двоичными числами со знаком, используется дополнительный код двоичного числа. Дополнительным кодом исходного двоичного числа называется обратный код исходного двоичного числа к младшему разряду которого добавлена единица, где обратным кодом исходного двоичного числа называется такое двоичное число в котором значение каждого разряда исходного двоичного числа заменено на противоположное. Например:

10110011B – исходное двоичное число

01001100B – обратный код исходного двоичного числа

01001100B – обратный код исходного двоичного числа

+

00000001B

01001101B – дополнительный код исходного двоичного числа

Для проведения вычитания двоичных чисел с применением дополнительного кода вычитаемое преобразуют в дополнительный код и складывают с уменьшаемым. В полученной сумме анализируют старший (восьмой или шестнадцатый) разряд. Если в нем получен 0, то единицу переноса из старшего (восьмого или шестнадцатого) разряда отбрасывают, а полученный восьмиразрядный или шестнадцатиразрядный результат и будет являться разницей между уменьшаемым и вычитаемым. Если в старшем (восьмом или шестнадцатом) разряде результата получена 1, то это означает что уменьшаемое по абсолютной величине меньше вычитаемого и разница является отрицательным числом для получения значения которого по абсолютной величине необходимо полученный результат преобразовать в дополнительный код.

Например:Провести вычитание 87D - 51D преобразовав числа в двоичную систему и с использованием дополнительного кода.

а) Представляем уменьшаемое и вычитаемое в дополнительном коде:

87D – 01010111B – уменьшаемое

51D – 00110011B – вычитаемое

б) Находим дополнительный код вычитаемого:

00110011B 11001100B – обратный код вычитаемого

+

00000001B

11001101B – дополнительный код вычитаемого

в) Складываем вычитаемое и уменьшаемое:

01010111B

+

11001101B

1 00100100B = 36D

В старшем (восьмом) разряде результата получен 0. Это означает что уменьшаемое по абсолютной величине больше вычитаемого и разница является положительным числом. Поэтому единицу переноса из старшего (восьмого) разряда отбрасываем, а полученная восьмиразрядная сумма и будет являться положительной разницей между уменьшаемым и вычитаемым.

Другой пример: Провести вычитаемое 51D – 87D преобразовав числа в двоичную систему и с применением дополнительного кода.

а) Представляем уменьшаемое и вычитаемое в двоичном коде:

51D – 00110011B – уменьшаемое

87D – 01010111B – вычитаемое

б) Находим дополнительный код вычитаемого:

01010111B 10101000B – обратный код вычитаемого

+

00000001B

10101001B – дополнительный код вычитаемого

в) Складываем уменьшаемое с дополнительным кодом вычитаемого:

00110011B

+

10101001B

11011100B

В старшем (восьмом) разряде получена 1. Это означает что уменьшаемое по абсолютной величине меньше вычитаемого и разница является отрицательным числом. Для того чтобы найти значение разницы по абсолютной величине необходимо полученную в предыдущем пункте сумму перевести в дополнительный код.

г) Представляем сумму между уменьшаемым и дополнительным кодом вычитаемого в дополнительном коде:

11011100B – сума поученная в пункте в)

00100011B – обратный код суммы

+

00000001B

00100100B – 36D – дополнительный код суммы или значение разницы между уменьшаемым и вычитаемым по абсолютной величине.

Тема 1.4 Логические основы компьютерной схемотехники

1.4.1 Основные логические функции и их характеристика.

1.4.2 Основные логические элементы и их характеристика.

1.4.1 Основные логические функции и их характеристика

Микропроцессор как центральный элемент любой информационно – вычислительной системы, позволяет не только осуществлять сложные вычисления, но и выполнять соответствующие логические операции, связанные с поиском решения сложных многофакторных задач. При всем многообразии логических операций, выполняемых современными микропроцессорами, в основе математического описания работы вычислительных устройств лежат достаточно простые положения математического аппарата алгебры логики или булевой алгебры.

В булевой алгебре переменные и их функции могут принимать только два значения: 0 (событие не состоялось) и 1 (событие состоялось). Над переменными могут осуществляться три основных действия: логическое сложение (дизъюнкция), логическое умножение (конъюнкция), логическое отрицание (инверсия), что соответствует логическим функциям: ИЛИ, И, НЕ.

а) Логическая функция (операция) ИЛИ – логическое сложение (дизъюнкция) обозначается y = x₁x₂ (читается «х₁ или х₂»), результатом которой будет 0 тогда и только тогда когда обе переменные х₁ и х₂ (операнды) имеют значение 0. Справедлива для двух и более переменных.

б) Логическая функция (операция) И – логическое умножение (конъюнкция) обозначается y = x₁x₂ (читается «х₁ и х₂»), результатом которой будет 1 тогда и только тогда когда значение каждого операнда будет равняться 1. Для данной функции часто применяют запись y = x₁x₂ или х₁&х₂. Справедлива для двух и более операндов.

в) Логическая функция НЕ – логическое отрицание (инверсия) обозначается y = (читается у есть не х), результатом которой будет значение противоположное значению переменной (операнда).

Кроме простых логических функций используются и более сложные, важнейшими из которых являются следующие:

Логическая функция ИЛИ – НЕ (отрицание дизъюнкции) обозначается y =

Логическая функция И – НЕ (отрицание конъюнкции) обозначается y =

Логическая функция «Исключающее ИЛИ», обозначается y = результатом которой будет значение единицы только тогда когда переменные х₁ и х₂ не равны друг другу.

Вышеописанные операции можна задать с помощью таблиц истинности (таблицы 1.2 и 1.3), у которых слева поданы значения операндов, а справа значения соответствующих им булевых функций.

Таблица1.2 – Таблица истинности функціии НЕ

Х	У =

Таблица 1.3 – Таблица истинности функций ИЛИ, И, ИЛИ – НЕ, И – НЕ, Исключающее ИЛИ.

Х1	Х2	у
ИЛИ	И	ИЛИ – НЕ	И – НЕ	Исключающее ИЛИ

В таблице 1.3 булевы функции заданы для двух переменных Х₁ и Х₂, но эти функции справедливы и для большего количества переменных.

Над многоразрядными переменными логические операции выполняются побитно начиная с младшего разряда. Например:

10101111В

00110001В

00100001В

1.4.2 Основные логические элементы и их характеристика

Элементной базой цифровой вычислительной техники являются логические элементы.

Логические элементы – это электронные схемы, которые реализуют логические функции и оперируют логическими величинами которые принимают только два значения: логический ноль и логическую единицу. Найболее распространенными являются элементы потенциального типа, в которых логической единице соответствует уровень высокого потенциала (положительного или отрицательного) либо напряжения, а логическому нолю – низкий уровень (рис. 1.2).

Рисунок 1.2 Уровни напряжений соответствующие логическим величинам

Логические элементы выполняют логические операции, вследствии чего входная информация преобразуется по соответствующим логическим правилам в выходную. Эти правила описуются таблицами истинности для каждой логической операции, которые формируются на основе алгебры логики.

Логические функции реализуются соответствующими логическими элементами с аналогичными названиями. Элементной базой логических устройств есть полупроводниковые диоды или биполярные транзисторы, с помощью которых создают схемы транзисторно – транзисторной логики (ТТЛ). Простейшие схемные реализации указанных логических элементов изображены на рисунке 1.3

Рисунок 1.3 Схемы реализации логиеских элеентов: а) - НЕ; б) – ИЛИ; в) – И

Логический элемент НЕ (рис. 1.3а) выполнен с ипользованием транзисторного ключа. Величина напряжения питания +U имеет уровень соответствующий логической единице. Если сигнал на входе транзистора U_вх по величине равен логической единице, то транзистор открыт и выходное напряжение равно U_{КЕ. нас}, которое по величине соответствует логическому нолю. И, наоборот, если на входе транзистора сигнал равен логическому нолю, то транзистор закрыт и выходное напряжение U_вих = +U, что соответствует уровню логической единицы. Таким образом логическая величина на выходе всегда будет противоположной к логической величине на входе.

Логический элемент ИЛИ реализован схемой (рис. 1.3б) с диодами VD₁ I VD₂. Напряжение на выходе такой схемы будет достигать уровня логической единицы, если хотя бы на один из входов будет подано положительное напряжение, величина которого будет равна уровню логической единицы.

Логический элемент И также реализован схемой с использованием полупроводниковых диодов (рис. 1.3в), в которой должно выполняться условие R₁>>R₂. Напряжение на выходе элемента R₁, будет равно U_вих +U только тогда, когда все диоды будут закрыты, т.е. на все входы будет подан сигнал уровня логической единицы.

Логические операции, их таблицы истинности и условное графическое обозначение этих элементов приведено в таблице 1.4

Таблица 1.4

На практике редко используются логические элементы, которые реализуют только одну логическую операцию. В основном логические элементы реализуют сложные логические функции. На рисунке 1.4 показаны примеры реализации сложных логических операций И – НЕ и ИЛИ – НЕ на основе простых логических элементов.

Рисунок 1.4 Схемная реализация сложных логических функций: а) И - НЕ; б) ИЛИ – НЕ.

Тема 1.5 Элементы компьютерной схемотехники

1.5.1 Триггеры.

1.5.2 Регистры.

1.5.3 Счетчики.

1.5.4 Дешифраторы

1.5.5 Устройства памяти

1.5.1 Триггеры

Триггер это элемент памяти который имеет два устойчивых состояния равновесия и может переходить из одного состояния в другое под действием входного управляющего сигнала. Триггеры могут быть построены как на дискретных электронных приборах (транзисторах, тиристорах), так и в интегральном исполнении – на цифровых логических элементах. Как элемент микропроцессора, триггер предназначен для сохранения одного бита информации, т. е. логического ноля или логической единицы. Схема триггера обеспечивает запись, считывание, стирание и индикацию двоичной информации, которая сохраняется. На основе триггеров строят типовые функциональные узлы микропроцессоров – регистры, счетчики, накопительные сумматоры и т п.

На рисунке 1.5 а) приведено условное графическое обозначение (УГО), а на рисунке 1.5 б) схему RS-триггера, реализованную на логических элементах ИЛИ – НЕ.

Рисунок 1.5 Условное обозначение RS-триггера (а) и его схема (б) на логических элементах ИЛИ – НЕ

При подаче импульса напряжения (логической единицы) на вход S и отсуствия импульса напряжения (логический ноль) на входе R, на выходах логических элементов ИЛИ-НЕ получим логическую единицу Q = 1 (выход DD1) и логический ноль = 0 (выход DD2). Эта информация (напряжения) через обратные связи поступает на входы логических элементов, вследствие чего устанавливается устойчивое состояние равновесия, которое меняется на противоположное только при поступлении импульса напряжения (логической единицы) на вход R и отсуствия импульса напряжения (логический ноль) на входе S.

На рисунке 1.6 а) приведена схема, а на рисунке 1.6 б) условное графическое обозначение D-триггера

Рисунок 1.6 Схемная реализация (а) и условное графическое обозначение (б) D-триггера.

D – триггеры имеют один информационный вход D и один синхронизирующий вход С. Входные сигналы через логическое устройство (DD1 и DD2) проходят на входы триггера и только при условии наличия синхронизирующего сигнала на входе С = 1. В отсуствии такого сигнала логические элементы И – НЕ (DD1 и DD2) закрыты и наличие сигнала на входе D не изменяет состояние триггера. При условии что на входы D и C подается логическая единица D = 1 b C = 1, на выходе DD1 устанавливается 0 и в триггере записывается информация, которая присуствовала на входе D, т. е. Q = 1. Такие триггеры относят к триггерам с задержкой во времени, когда запись информации осуществляется при наличии разрешающего (синхронизирующего) импульса.

На рисунке 1.7 а) приведено условное графическое обозначение JK – триггера. JK – триггеры являются универсальными триггерами. В таком триггере информационные входы J и K являются аналогичными входам R и S в RS – триггере, а С – синхронизирующий вход. При подаче импульса (логической единицы) на вход (J = 1) и наличии синхронизирующего импульса на входе С, триггер устанавливается в состояние с Q = 1, = 0. При одновременной подаче логической единицы на оба входа (J = 1 и К = 1) и наличии синхронизирующего импульса на входе С – триггер изменяет предыдущее состояние на противоположное.

Рисунок 1.7 Условные графические обозначения JK – триггера (а) и Т – триггера (б)

Отдельно выделяют Т – триггеры (рис. 1.7 б), которые имеют только один вход (счетный). Каждый раз при подаче входного сигнала такой триггер изменяет свое состояние на противоположное.

1.5.2 Регистры

Регистром называется типовой функциональный узел микропроцессора, предназначенный для принятия, временного сохранения, преобразования и выдачи n – разрядного двоичного слова. Чаще всего для построения регистров используют триггеры типа RS, JK и D.

Cхема n – разрядного регистра на D – триггерах показана на рисунке 1.8

Рисунок 1.8 Схема n – разрядного регистра на D – триггерах

В реальных микропроцесорных устройствах часто используют восьмиразрядные паралельные регистры. На рисунке 1.9 показано условное графическое обозначение одного из таких регистров. В этом регистре входы D0 – D7 являются входами данных. На эти входы подается восьмиразрядное двоичное слово которое подлежит записи в регистр. Запись в регистр двоичного, восьмиразрядного слова которое подано на входы D0 – D1, происходит по переднему фронту тактового импульса поступающего на вход С. Выводы Q0 – Q7 являются выводами данных. С этих выводов происходит считывание восьмиразрядного двоичного слова, которое было записано в регистр. Для стирания информации записанной в регистр, используется вход R. Данный вход является инверсным. При подаче на вход R напряжения низкого логического уровня (логического ноля), содержимое регистра очищается, т.е. в нем стирается ранее записанная информация и происходит начальная установка всех разрядов регистра в нулевое состояние.

Рисунок 1.9 Условное графическое обозначение восьмиразрядного паралельного регистра.

1.5.3 Счетчики

Счетчиками в цифровой технике называют специальные микроэлектронные устройства, позволяющие подсчитывать число поступивших на их вход импульсов и выдавать количество подсчета на своих выходах в двоичной форме. На рисунке 1.10 показана схема четырехкаскадного счетчика построеного на D – триггерах.

Рисунок 1.10 Четырехкаскадный счетчик на D – триггерах

В данной схеме инверсный выход каждого триггера соединен с его входом данных. Выходной сигнал снимается с прямых выходов D – триггеров. Счетные импульсы поступают на тактовый вход С первого триггера D0. Предположим что после включения триггер D0 установился в единичное состояние. Это означает что на инверсном выходе триггера () присуствует логический ноль. Этот ноль поступает на D – вход. Если при этом на вход С подать некоторую последовательность импульсов, то по спаду первого входного импульса D – триггер перейдет в нулевое состояние, так как на его D – входе сигнал логического ноля. После этого на инверсном выходе триггера устанавливается логическая единица. Поэтому по спаду следующего входного импульса триггер переключится в единичное состояние. Предположим,что перед началом счета все четыре триггера установлены в нулевое состояние. На вход счетчика поступает некоторое количество импульсов. Входящие в схему триггеры будут переключаться согласно описанному выше алгоритму. Состояние триггеров в процессе счета показано в таблице 1.5.

Таблица 1.5 – Логика работы счетчика

Входные импульсы	Состояние выходов	Десятичный эквивалент
Q3	Q2	Q1	Q0
Нет ни одного импульса
Один импульс
Два импульса
Три импульса
Четыре импульса
Пять импульсов
Шесть импульсов
Семь импульсов
Восемь импульсоа
Девять импульсов
Десять импульсов
Одиннадцать импульсов
Двенадцать импульсов
Тринадцать импульсов
Четырнадцать импульсов
Пятнадцать импульсов

Как видно из таблицы, после прихода первого входного импульса триггер D0 переходит в единичное состояние. После прихода второго импульса D0 возвращается в ноль, зато в единичное состояние переходит D1 и т д. Представив, что выходы Q0 – Q3 – это разряды некоторого двоичного числа (Q0 – это младший разряд, а Q3 – самый старший разряд), можно воспринимать совокупность цифровых сигналов на выходах счетчика как четырехразрядное двоичное число и мы видим перед собой последовательность чисел от 0000В до 1111В. Десятичный эквивалент этих чисел показан в правой крайней колонке таблицы.

Перед началом счета на выходе делителя – ноль. После прохождения первого импульса на выходе – единица, после второго – два, и так далее. Каждый входной импульс увеличивает значение двоичного числа на выходе счетчика на одну единицу. Поэтому в любой момент времени счетчик содержит число, равное количеству импульсов, пришедших к этому моменту на его вход. Максимальное число импульсов, которое может посчитать счетчик, схема которого изображена на рисунке 1.10 – это 16. После прихода шестнадцатого импульса счетчик вернется в нулевое состояние. Счетчики широко применяются в цифровой технике в том случае, когда необходимо подсчитать количество каких либо импульсов. Причем совсем необязательно, чтобы входные импульсы поступали равномерно с постоянным периодом. Это могут быть одиночные импульсы. Например, импульсы с какого - нибудь датчика, кнопки и т. п.

1.5.4 Дешифраторы

Дешифратор – это устройство, преобразующее цифровой сигнал, представленный в какой-либо одной из кодировок, в другую, незакодированную форму. Условное графическое обозначение одного из вариантов такого дешифратора приведено на рисунке 1.11. Описываемый дешифратор имеет три входа данных D0, D1, D2. Вход выбора микросхемы . А также восемь выходов, обозначенных цифрами от 0 до 7.

Логика работы микросхемы следующая: на входы данных микросхемы D0 – D2 подается цифровой код. В данном случае – это любое трехразрядное двоичное число. Смысл работы такого дешифратора – выдать активный сигнал только на одном из своих выходов. А именно на том выходе, номер которого соответствует двоичному коду, присуствующему на его входах D0, D1, D2.

В большинстве современных дешифраторов активным сигналом на выходе считается низкий логический уровень. Это значит, что при поступлении на входы D0 – D2 сигнала 000В, на выходе «0» будет логический ноль, а на всех остальных выходах – единица.

Рисунок 1.11 – Условное графическое обозначение простейшего дешифратора.

Состояние выходов дешифратора при других значениях входного сигнала приведено в таблице 1.6

Таблица 1.6 – Таблица истинности дешифратора

Входы

Выходы

D2

D1

D0

CS

х

х

х

Важное значение имеет вход выбора микросхемы . Этот вход позволяет включить или выключить всю микросхему. Микросхема работает только в том случае, если на вход дешифратора подан разрешающий нулевой сигнал. В противном случае микросхема выключается и на всех ее выходах устанавливается сигнал логической единицы.

Главное назначение линейного дешифратора – функция выбора одного из нескольких линейных устройств. Например, выбор одной из нескольких микросхем памяти. Каждая такая микросхема должна иметь свой собственный вход . К каждому выходу дешифратора подключается одна такая микросхема. Вернее, подключается ее вход .

Теперь, если на входы D0 – D2 дешифратора подать номер выбираемой микросхемы, она включится, а остальные семь микросхем отключатся. При выключении самого дешифратора отключаются и все подключенные к нему микросхемы.

1.5.5 Устройства памяти

Любая микропроцессорная система содержит в своем составе устройства памяти или память. Память физически реализуется в виде системы, которая складывается с трех уровней:

1) Постоянные запоминающие устройства (ПЗУ) – микросхемы данной памяти предназначены для долгосрочного хранения ранее записанных в них данных и используются только в режиме считывания записанных в них данных. Микросхемы ПЗУ являются энергонезависимыми, т. е. при отключении микросхемы ПЗУ от напряжения питания, данные записанные в микросхему ПЗУ не стираются. ПЗУ предназначены для длительного хранения неизменяемой в процессе работы микропроцессорной системы информации (программ, микропрограмм, констант).

2) Оперативные запоминающие устройства (ОЗУ) – микросхемы данной памяти предназначены для работы в режимах оперативной записи и считывания данных с быстродействием приближающимся к быстродействию микропроцессора. Микросхемы ОЗУ являются энергозависимыми, т. е. при отключении микросхемы ОЗУ от напряжения питания, данные записанные в микросхему ОЗУ стираются. ОЗУ предназначены для хранения оперативной информации (текущих данных, результатов вычисления).

3) Внешние запоминающие устройства – предназначены для хранения больших объемов информации и имеют в своем составе накопители на гибких и жестких магнитных дисках, оптических (лазерных) дисках и др.

Основой любого запоминающего устройства будь то ПЗУ или ОЗУ является элемент памяти (ЭП) предназначенный для записи, сохранения и считывания одного бита информации – цифры 0 или 1. Совокупность элементов памяти, которые образуют n – разрядное слово, называют ячейкой памяти (ЯП). Множество ячеек памяти образует запоминающий массив, который называется матрицей М элементов памяти. Для обращения в микросхеме памяти к той или иной ячейке памяти, необходимо на микросхему выдать адрес этой ячейки. Адрес выдается по специальному информационному каналу называемому шиной адреса. На рисунке 1.12 изображена структура памяти с 8 однобайтными ячейками, где каждому адресу отвечает определенное содержимое ячейки. Так ячейка с адресом 000В имеет содержимое 01011111В = 5FH.

Адрес Данные

000В
001В
010В
011В
100В
101В
110В
111В

Рисунок 1.12 Структура микросхемы памяти из 8 однобайтных ячеек

Одним из основных параметров микросхем памяти является информационная емкость. Информационная емкость представляет собой максимальный объем данных, который может одновременно сохраняться в памяти. Емкость выражается в битах, байтах (8 бит = 1 байт), килобайтах (2¹⁰ байт = 1 Кбайт), мегабайтах (2¹⁰ Кбайт = 1 Мбайт) и гигабайтах (2¹⁰ Мбайт = 1 Гбайт) (при этом необходимо учитывать, что 2¹⁰ =1024). Информационную емкость часто обозначают Nn, где n – разрядность шины данных (или разрядность ячейки памяти); N – количество n – разрядных слов, которое может вместить в себя микросхема памяти. Так, запись значения информационной емкости запоминающего устройства 2048 8 или 2К 8 обозначает, что запоминающее устройство может сохранять 2048 байт или 2048 8 =16384 бит.

Тема 1.6 Архитектура микропроцессорных устройств и систем.

1.6.1 Назначение основных функциональных узлов микропроцессорной системы.

1.6.2 Функционирование микропроцессорной системы.

1.6.1 Назначение основных функциональных узл